CY28411
字节6 ：控制寄存器6
位
7
6
5
4
3
@Pup
0
0
0
1
1
版权所有
REF
PCIF ， SRC ， PCI
名字
REF / N或Hi -Z选择
0 =高阻， 1 = REF / N时钟
测试时钟模式进入控制
0 =正常运行， 1 = REF / N或Hi -Z模式，
保留，设为= 0
REF输出驱动强度
0 =低， 1 =高
SW PCI_STP功能
0 = SW PCI_STP断言， 1 = SW PCI_STP解除报警
当此位被设置为0 ，所有停止的PCI ， PCIF和SRC输出将
在不具有短脉冲停止以同步方式。
当此位被设置为1时，全都停下PCI ， PCIF和SRC输出将
以同步的方式，没有短脉冲恢复。
FS_C体现了FS_C引脚采样功率提升价值
0 = FS_C低时VTT_PWRGD ＃断言
FS_B体现了FS_B引脚采样功率提升价值
0 = FS_B低时VTT_PWRGD ＃断言
FS_A体现了FS_A引脚采样功率提升价值
0 = FS_A低时VTT_PWRGD ＃断言
描述
2
1
0
EXTERNALLY
选
EXTERNALLY
选
EXTERNALLY
选
CPUT / C
CPUT / C
CPUT / C
字节7 ：供应商ID
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
1
1
0
0
0
名字
版本号位3
修订准则第2位
修改代码第1位
版本号位0
供应商ID位3
供应商ID位2
供应商ID位1
供应商ID位0
版本号位3
修订准则第2位
修改代码第1位
版本号位0
供应商ID位3
供应商ID位2
供应商ID位1
供应商ID位0
描述
水晶建议
该CY28411需要并联谐振晶体。 Substi-
突听一个串联谐振晶体会引起CY28411到
运行在错误的频率和违反ppm的specifi-
阳离子。对于大多数应用是有300 -ppm的频率
系列和由于不正确的平行晶体之间移
装载。
水晶装载
晶体装在实现低ppm的perfor-关键作用
曼斯。实现低ppm的性能时，总电容
晶体将会看到，必须考虑到计算了合
priate容性负载（CL） 。
下图显示了一个典型的晶体结构
使用两个微调电容器。对于重要的澄清
以下讨论的是，修剪电容器串联
与晶体不平行。这是一个常见的误解
负载电容是平行于晶体和应
大约等于晶体的负载电容。
这是不正确的。
表5.水晶建议
频率
（基金）
14.31818 MHz的
切
AT
加载中加载帽
并行
20 pF的
DRIVE
（ MAX 。 ）
0.1毫瓦
分流帽
（ MAX 。 ）
5 pF的
动感
（ MAX 。 ）
0.016 pF的
公差
（ MAX 。 ）
35 PPM
稳定性
（ MAX 。 ）
30 PPM
老化
（ MAX 。 ）
5 ppm的
1.0版， 2006年11月22日
第18页第7
SPECTRALINEAR [ SPECTRALINEAR INC ]
