CY28419
水晶装载
晶体装在实现低ppm的perfor-关键作用
曼斯。以实现低ppm的性能时，总电容
晶体将会看到，必须考虑到计算了合
priate容性负载（CL） 。
下图显示了一个典型的晶体结构
使用两个微调电容器。对于重要的澄清
以下讨论的是，修剪电容器串联
与晶体不平行。这是一个常见的误解
负载电容是平行于晶体和应
大约等于晶体的负载电容。
这是
不正确的。
如先前对的每一侧所提到的，电容
晶体是串联的晶体。这意味着总capac-
itance对晶体的两侧必须在规定的两倍
负载电容（CL ） 。而在每一侧的电容
水晶是串联的水晶，装饰capac-
itors （CE1方式， CE 2）应计算提供平等的电容
对准焦点装在两侧。
使用下面的公式来计算微调电容器
值来回回CE1和CE2 。
负载电容（每边）
Ce
= 2 * CL - （CS +次）
总电容（如看到的结晶）
CLE
=
1
(
CE1 + CS1 + α1
+
1
1
CE2 + CS2 + CI2
)
CL ................................................. ...晶体负载电容
CLE .........................................实际装载看到水晶
.....................................使用标准值微调电容器
CE ................................................. ....外部微调电容器
图1.晶体电容澄清
CS ...........................................杂散电容（跟踪等。 ）
次................................................. ..........内部电容
................................................ （铅帧，键合线等）
PD ＃ （掉电）澄清
在PD ＃引脚用来关闭所有的时钟和PLL不
必须从设备的电源。所有的时钟被关闭
下以同步方式等方面不造成毛刺
而转换到低功耗状态。
PD ＃ -Assertion
当PD ＃采样为低电平时由两个连续的上升沿
CPUC的时钟，然后所有的时钟输出（除了CPU ）的时钟
必须保持低电平，在他们的下一个由高到低的转变。中央处理器
时钟必须保持与CPUT时钟管脚驱动为高电平用
2个Iref的和CPUC的价值为非驱动为默认状态。
存在一个I2C位，允许该CPUT / C输出
在掉电模式下进行三态。由于内部的状态
逻辑，停止并保持REF时钟输出，在低
状态，可能需要一个以上的时钟周期来完成。
计算负载电容
除了标准的外部调整电容，跟踪
电容和引脚电容，还必须考虑到
正确计算晶体负载。如前面所提到的，
在晶体的每一侧上的电容是串联在
水晶。这意味着上的每一侧上的总电容
晶体必须是两倍于规定的晶体负载电容
（CL） 。而在晶体的每一侧上的电容是在
系列水晶，装饰电容（CE1方式， CE 2）应
计算提供平等的容性负载两侧。
时钟芯片
(CY28419)
Ci1
Ci2
针
3〜 6P
Cs1
X1
X2
Cs2
跟踪
2.8pF
XTAL
Ce1
Ce2
TRIM
33pF
图2.晶体加载实例
1.0版， 2006年11月22日
第8页共15
SPECTRALINEAR [ SPECTRALINEAR INC ]
