初步
CY28437
时钟发生器为英特尔的Grantsdale芯片组
特点
•
符合英特尔CK410
•支持Intel的Prescott和Tejas的CPU
•可选的CPU频率
•差分时钟CPU双
• 100 MHz差分时钟的SRC
• 96 MHz差分时钟点
• 48 MHz的USB时钟
• 33 MHz的PCI时钟
•动态频率控制
中央处理器
x2
SRC
x8
PCI
x8
REF
x2
DOT96
x1
USB
x2
•
拨号一个频
•看门狗定时器
•两个独立的PLL超频
•低电压频率选择输入
• I
2
支持C具有回读功能
最大•理想利盟扩频资料
电磁干扰（EMI）的减少
• 3.3V电源
• 56引脚SSOP和TSSOP封装
框图
XIN
XOUT
引脚配置
VDD_RE
F
RE
F
14.318MHz
水晶
PLL参考
IREF
VDD_CPU
CPUT
CPUC
中央处理器
PLL
FS_ [E ： A]
分频器
VDD_SRC
SRCT
SRCC
SRC
PLL
分频器
VDD_SRC
SATA
PLL
分频器
SRCT4_SATA
SRCC4_SATA
VDD_48Mhz
FIX
PLL
分频器
DOT96T
DOT96C
VDD_48
VTTPWR_GD ＃ / PD
USB48
VDD_PCI
PCI
VDD_PCI
VSS_PCI
DF2/PCI3
*FS_E/PCI4
PCI5
VSS_PCI
VDD_PCI
**DF_EN/PCIF0
**SRESET_EN/PCIF1
VTT_PWRGD ＃ / PD
VDD_48
**FS_A/USB48_0
VSS_48
DOT96T
DOT96C
*FS_B/USB48_1
SRCT0
SRCC0
SRCT1
SRCC1
VDD_SRC
SRCT2
SRCC2
SRCT3
SRCC3
SRCT4_SATA
SRCC4_SATA
VDD_SRC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
PCI2/DF1
PCI1/DF0
PCI0/SRESET#
REF1/**FS_C
REF0/**FS_D
VSS_REF
XIN
XOUT
VDD_REF
SDATA
SCLK
VSS_CPU
CPUT0
CPUC0
VDD_CPU
CPUT1
CPUC1
IREF
VSSA
VDDA
SRCT7
SRCC7
VDD_SRC
SRCT6
SRCC6
SRCT5
SRCC5
VSS_SRC
DF_EN
DF [2：0 ]
VDD_PCI
*表示内部上拉
**表示内部下拉
CY28437
动态
频率
看门狗
定时器
PCIF
SDATA
SCLK
I2C
逻辑
SRESET ＃
1.0版， 2006年11月20日
2200 LAURELWOOD路，圣克拉拉， CA 95054
联系电话： （ 408 ） 855-0555
传真： （ 408 ） 855-0550
第22页1
www.SpectraLinear.com
SPECTRALINEAR [ SPECTRALINEAR INC ]
