CY28RS400
时钟发生器为ATI
特点
•支持Intel CPU
•可选的CPU频率
•差分时钟CPU双
• 100 MHz差分时钟的SRC
• 48 MHz的USB时钟
• 33 MHz的PCI时钟
中央处理器
x3
SRC
x8
PCI
x1
REF
x3
USB_48
x1
RS400芯片组
•低电压频率选择输入
• I
2
支持C具有回读功能
最大•理想利盟扩频资料
电磁干扰（EMI）的减少
• 3.3V电源
• 56引脚SSOP和TSSOP封装
框图
XIN
XOUT
CPU_STP ＃
CLKREQ [0：1 ]＃
FS_ [C ： A]
VTT_PWRGD ＃
IREF
引脚配置
VDD_REF
文献[ 0 ： 2 ]
XTAL
OSC
PLL1
PLL的参考频率
分频器
网
PD
PLL2
SDATA
SCLK
I
2
C
逻辑
XIN
XOUT
VDD_48
VDD_CPU
USB_48
CPUT [0： 2]， CPUC [0： 2]，
VSS_48
VDD_SRC
VTT_PWRGD ＃ / PD
SRCT [0： 4] ， SRCC [0： 5]
SCLK
SDATA
VDD_SRCS
SRCST [0：1 ] ， SRCSC [0：1 ]
FSC
CLKREQ#0
VDD_PCI
CLKREQ#1
PCI
SRCT5
SRCC5
VDD_SRC
VSS_SRC
VDD_48兆赫
SRCT4
SRCC4
SRCT3
USB_48
SRCC3
VSS_SRC
VDD_SRC
SRCT2
SRCC2
SRCT1
SRCC1
VSS_SRC
SRCST1
SRCSC1
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
VDD_REF
VSS_REF
REF0/FSA
REF1/FSB
REF2
VDD_PCI
PCI0/409_410
VSS_PCI
CPU_STOP ＃
CPUT0
CPUC0
VDD_CPU
VSS_CPU
CPUT1
CPUC1
CPUT2
CPUC2
VDDA
VSSA
IREF
VSS_SRC1
VDD_SRC1
SRCT0
SRCC0
VDD_SRCS
VSS_SRCS
SRCST0
SRCSC0
56 SSOP / TSSOP
CY28RS400
1.0版， 2006年11月22日
2200 LAURELWOOD路，圣克拉拉， CA 95054
联系电话： （ 408 ） 855-0555
传真： （ 408 ） 855-0550
第18页1
www.SpectraLinear.com
SPECTRALINEAR [ SPECTRALINEAR INC ]
