CY28RS600
字节4 :扩频控制寄存器
位
7
6
@Pup
0
0
名字
CPU_SS1
CPU_SS0
描述
CPU ( PLL1 )扩频选择
00: -0.5 % (峰到峰)
01: ±0.25% (峰到峰)
10 :-1.0 % (峰到峰)
11 :±0.5% (峰到峰)
ATIG ( PLL2 )扩频选择
00: -0.5 % (峰到峰)
01 :-1.0 % (峰到峰)
ATIG_PLL ( PLL2 )扩频启用
0 =传播关,1 =铺在
SRC_PLL ( PLL3 )扩频启用
0 =传播关,1 =铺在
USB48输出驱动强度
0 = 1x, 1 = 2x
版权所有
REF输出驱动强度
0 = 1X, 1 = 2x
5
0
ATIG_SS0
4
3
2
1
0
0
0
1
0
0
ATIG_SS_OFF
SRC_SS_OFF
USB48
版权所有
REF
字节5 :系统配置寄存器
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
0
0
0
1
0
名字
版权所有
CPU2
CPU1
CPU0
版权所有
版权所有
版权所有
CLKREQA #
版权所有
允许CPU2控制与CPU_STP #断言
0 =自由运行, 1 =停止与CPU_STP #断言
让CPU1控制与CPU_STP #断言
0 =自由运行, 1 =停止与CPU_STP #断言
让CPU0控制与CPU_STP #断言
0 =自由运行, 1 =停止与CPU_STP #断言
版权所有
版权所有
版权所有
CLKREQA #控制SRC0
0 =不加控制, 1 =受控
描述
字节6 :修订和设备ID
位
7
6
5
4
3
2
1
0
@Pup
0
0
0
1
0
0
0
0
名字
版本号位3
修订准则第2位
修改代码第1位
版本号位0
设备ID位3
器件ID位2
设备ID位1
设备ID位0
描述
字节7 :供应商ID
位
7
6
5
4
@Pup
0
0
0
0
名字
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
版权所有
描述
1.0版, 2006年11月22日
第17页6