CY2SSTU877
AC时序规范
参数
F
CLK[1,2]
T
DC
T
ODC
T
LOCK
T
国民银行
T
ODIS
Tjitt ( CC)
Tjit (期)
Tjit ( H-期)
T
(
T
(
描述
时钟频率(最大)
时钟频率(应用程序)
输入占空比
输出占空比
PLL锁定时间
输出使能时间
输出禁止时间
周期到周期抖动
周期抖动
半周期周期到周期抖动
静态相位偏移
动态相位偏移
时钟歪斜
输出压摆率
输入转换率
CLKT / CLKC [ 0 : 9 ] , FB_OUTT ,
FB_OUTC
CLK_INT , CLK_INC , FB_INT ,
FB_INC
OE
高于270 MHz的
低于270 MHz的
)
)达因
条件
室温和标称V
DDQ
室温和标称V
DDQ
分钟。
125
250
40
48
–
马克斯。
500
500
60
52
15
8
8
40
30
45
60
50
40
40
4
4
单位
兆赫
兆赫
%
%
s
ns
ns
ps
ps
ps
ps
ps
ps
ps
V / ns的
V / ns的
V / ns的
OE任何CLKT / CLKC [ 0 : 9 ]
OE任何CLKT / CLKC [ 0 : 9 ]
–
–
–40
–30
–45
–60
–50
–40
–
1.5
1
0.5
平均1000次
T
SKEW
S
LR ( O)
S
LR ( I)
图1.测试负载的定时测量
注意事项:
1.工作时钟频率指示的范围超过该PLL必须能够锁定的,但其中不要求,以满足其他时序参数(用于
低速系统调试) 。
2.应用时钟频率指示范围该PLL必须满足所有的时序要求。
1.0版, 2006年11月21日
第4页8