欢迎访问ic37.com |
会员登录 免费注册
发布采购

CY2SSTV16859LFIT 参数 Datasheet PDF下载

CY2SSTV16859LFIT图片预览
型号: CY2SSTV16859LFIT
PDF下载: 下载PDF文件 查看货源
内容描述: 13位至26位寄存缓冲器PC2700- / PC3100兼容 [13-Bit to 26-Bit Registered Buffer PC2700-/PC3100-Compliant]
分类和应用: 触发器逻辑集成电路电视PC
文件页数/大小: 7 页 / 136 K
品牌: SPECTRALINEAR [ SPECTRALINEAR INC ]
 浏览型号CY2SSTV16859LFIT的Datasheet PDF文件第2页浏览型号CY2SSTV16859LFIT的Datasheet PDF文件第3页浏览型号CY2SSTV16859LFIT的Datasheet PDF文件第4页浏览型号CY2SSTV16859LFIT的Datasheet PDF文件第5页浏览型号CY2SSTV16859LFIT的Datasheet PDF文件第6页浏览型号CY2SSTV16859LFIT的Datasheet PDF文件第7页  
CY2SSTV16859
13位至26位寄存缓冲器PC2700- / PC3200兼容
特点
•差分时钟输入高达280 MHz的
•支持上的RESET #引脚LVTTL电平转换
•输出驱动程序已经控制边沿速率,所以没有
外部电阻器。
•两个KV ESD保护
•闭锁性能超过每JESD78 100毫安,
II类
• 64引脚TSSOP / JEDEC和56引脚QFN封装可用
能力
• JEDEC规范支持
该CY2SSTV16859从差分时钟( CLK
和CLK # )频率高达280兆赫。数据被登记在
CLK的交叉变高和CLK #变低。
当RESET #为低电平,差分输入接收器
残疾人和无驱动(浮动)数据和时钟输入
允许的。该LVCMOS RESET #输入必须始终召开
一个有效的逻辑高或低的水平。
为了保证前一个稳定的寄存器定义的输出
时钟已经被提供时, RESET# ,必须在低举行
上电时的状态。
在DDR DIMM应用, RESET #是完全
异步相对于CLK #和CLK 。因此,无
定时关系可以在两者之间得到保证。当
进入复位时,寄存器清零和输出
驱动为低电平快,相对于时间来禁用差分
输入接收器,从而保证对输出无毛刺。
然而,走出复位时,寄存器变
活性很快,相对于时间,以使差动
输入接收器。
描述
这13位至26位寄存缓冲器是专为2.3V至
2.7 VDD操作。
所有输入均与JEDEC标准SSTL - 2兼容,
除了LVCMOS复位( RESET # )输入。所有输出
SSTL_2 , II级兼容。
框图
引脚配置
RESET #
CLK
CLK #
D1
D
VREF
C
Q1B
R
Q1A
TO 12其他渠道
Q13A
Q12A
Q11A
Q10A
Q9A
VDDQ
GND
Q8A
Q7A
Q6A
Q5A
Q4A
Q3A
Q2A
GND
Q1A
Q13B
VDDQ
Q12B
Q11B
Q10B
Q9B
Q8B
Q7B
Q6B
GND
VDDQ
Q5B
Q4B
Q3B
Q2B
Q1B
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
VDDQ
GND
D13
D12
VDD
VDDQ
GND
D11
D10
D9
GND
D8
D7
RESET #
GND
CLK #
CLK
VDDQ
VDD
VREF
D6
GND
D5
D4
D3
GND
VDDQ
VDD
D2
D1
GND
VDDQ
CY2SSTV16859
1.0版, 2006年11月21日
2200 LAURELWOOD路,圣克拉拉, CA 95054
联系电话: ( 408 ) 855-0555
传真: ( 408 ) 855-0550
第1页7
www.SpectraLinear.com