CY2SSTV855
引脚德网络nition
[1, 2]
针
6
7
22
23
3,12,17,26
2,13,16,27
19
名字
CLKINT
CLKINC
FBINC
FBINT
YT （0 ：3）的
YC （0 ：3）的
FBOUTT
I / O
I
I
I
I
O
O
O
描述
真正的时钟输入。
低电压差分真时钟输入。
互补的时钟输入。
低电压差分互补时钟输入。
反馈互补时钟输入。
差分输入连接到FBOUTC的
访问PLL 。
真正的反馈时钟输入。
差分输入连接到FBOUTT的访问
PLL 。
真正的时钟输出。
差分输出。
互补的时钟输出。
差分输出。
真正的反馈时钟输出。
差分输出。连接到FBINT正常
操作。在此输出旁路电容的延迟将控制参考输入/输出
时钟的相位关系。
反馈互补时钟输出。
差分输出。连接到FBINC的
正常操作。在此输出将控制输入旁路电容延迟
参考/输出时钟的相位关系。
控制输入到转向装置中的省电模式。
2.5V电源的输出时钟Buffers.2.5V
标称。
2.5V电源的PLL 。
标称值为2.5V 。
地
模拟地。
2.5V模拟地。
反馈输出连接到反馈输入的
通过该装置的传播延迟被消除。该PLL
工作，以便与输入的基准边的输出边缘
由此产生一个接近零的延迟。参考频率
将影响静态相位PLL的偏移量，从而相对
输入和输出之间的延迟。
当AVDD绑低时，PLL被关闭，
绕过用于测试目的。
20
FBOUTC
O
24
4,8,11,18,21,25
9
1,5,14,15,28
10
PWRDWN
VDDQ
AVDD
GND
AGND
I
零延迟缓冲器
时作为零延迟缓冲器使用的CY2SSTV855将可能
在嵌套的时钟树的应用程序。对于这些应用
在CY2SSTV855提供差分时钟输入对作为PLL
参考。该CY2SSTV855那么可以锁定到参考
并转换接近零延迟低偏移输出。为
正常操作时，外部反馈差分输入
FBINT /℃，被连接到所述反馈输出， FBOUTT /℃。通过
功能表
输入
AVDD
GND
GND
2.5V
2.5V
2.5V
PWRDWN
H
H
H
H
X
CLKINT
L
H
L
H
< 20兆赫
CLKINC
H
输出
YT （0 ：3）的
L
H
L
H
高阻
YC （0 ：3）的
H
L
H
L
高阻
FBOUTT
L
H
L
H
高阻
FBOUTC
H
L
H
L
高阻
PLL
旁路/关
旁路/关
On
On
关闭
L
H
L
< 20兆赫
注意事项：
1. PU =内部上拉电阻。
2.旁路电容（ 0.1 F）应放置在尽可能靠近每个电源正极引脚（ < 0.2“ ） 。如果这些旁路电容不能靠近引脚的
高频滤波特性将通过迹线的引线电感被取消。
1.0版， 2006年11月21日
第2 6
SPECTRALINEAR [ SPECTRALINEAR INC ]
