SL15101
周期到周期抖动
（ SSCLK - 销4/6/7/8 ）
周期到周期抖动
（ SSCLK - 销4/6/7/8 ）
掉电时
开机时间
（晶体或谐振器）
开机时间
（CLOCK ）
输出使能时间
输出禁止时间
价差百分比范围
价差百分比范围
价差百分比变化
调制频率
CCJ1
CCJ2
tPD的
tPU1
FIN = 30MHz的，所有的4个时钟周期都在
为33MHz ， ±2.0 ％的利差。 CL = 15pF的
FIN = 30MHz的，所有的4个时钟周期都在
为33MHz ， ±2.0 ％的利差。 CL = 15pF的
从PD ＃时间下降沿为Hi -Z
在输出（异步）
从PD ＃时间上升沿有效。
频率输出
（异步）
从PD ＃时间上升沿有效。
频率输出
（异步）
从OE下降沿为Hi -Z时
输出（异步）
从OE下降沿为Hi -Z时
输出（异步）
中心蔓延， SSCLK -1/2 /3/4
向下蔓延， SSCLK -1/2 /3/4
编程的传播变异％
可编程， 31.5千赫标准
-
-
-
-
235
185
150
3.5
290
245
350
5.0
ps
ps
ns
ms
tPU2
-
2.0
3.0
ms
TOE
TOD
SPR-1
SPR-2
SS%
FMOD
-
-
+/-0.125
-5.0
-15
30
180
180
-
-
-
31.5
350
350
+/-2.5
-0.25
15
120
ns
ns
%
%
%
千赫
直流电气特性（C级）
除非另有说明， VDD = 2.5V +/- 10 ％ ， CL = 15pF的和环境温度范围0 〜+ 85摄氏度
描述
工作电压
输入低电压
符号
VDD
VIL
条件
VDD+/-10%
CMOS电平，如果引脚4和8
编程为PD ＃ ， OE ，
SSON ＃或FS
CMOS电平，如果引脚4和8
编程为PD ＃ ， OE ，
SSON ＃或FS 。
IOH = 10毫安，如果引脚4 ， 6 ， 7和
8顷编程
SSCLK / REFCLK
IOL = 10毫安，如果引脚4 ，图6，图7和8
被编程为
SSCLK / REFCLK
VIN = VDD ，引脚4和8。如果
输出编程为
PD ＃ ， OE ， SSON ＃或FS和无
拉/下拉电阻器用于
VIN = GND ，引脚4和8。如果
输出编程为
PD ＃ ， OE ， SSON ＃或FS和无
拉/下拉电阻器用于
民
2.25
0
典型值
2.5
-
最大
2.75
0.3VDD
单位
V
V
输入高电压
VIH
0.7VDD
-
VDD
V
输出高电压
VOH1
VDD-0.4
-
-
V
输出低电压
VOL1
-
-
0.4
V
输入高电流
IIH
-10
-
10
A
输入低电平电流
IIL
-10
-
10
A
REV 1.8 ， 2007年8月10日
第16页6
SPECTRALINEAR [ SPECTRALINEAR INC ]
