SL15300 参数 Datasheet PDF下载

SL15300

外部元件&设计注意事项

典型应用原理图

意见和建议

去耦电容：

0.1μF的去耦电容必须在VDD和VSS之间使用的引脚1和5 。

该电容在PCB上尽可能靠近VDD引脚放置的元件侧。 PCB走线到

通过应保持尽可能短的去耦电容之间不要使用过孔引脚VDD和GND的

和VDD引脚。

系列终端电阻：

一系列的终端电阻，建议如果输出之间的距离

(SSCLK or REFCLK pins) and the load is over 1 �½ inch. The nominal impedance of the SSCLK output is about 30

Ω.

使用20

Ω

串联电阻与输出终止50Ω走线的阻抗，并把20

Ω

电阻尽可能靠近

SSCLK输出成为可能。

晶体和晶体负载：

只能使用并行谐振晶体的根本。不要使用更高的泛音晶体。

为了满足晶体的初始精度指标（单位为ppm ） ;内置片上可编程电容PCIN和

PCOUT必须被编程，以匹配晶体的负载要求。这些值由下式给出下面的公式：

PCIN （ pF）的= PCOUT （ pF）的= [ （CL （ pF）的 - 的Cp （ pF）的/ 2 ）]× 2

其中， CL为晶体负载电容所给出的晶体数据表和CP（ pF）的是为补偿系数

在XIN和XOUT引脚的总寄生电容，包括PCB相关的寄生电容。

作为一个例子;如果与CL = 18pF之使用晶体1和Cp = 4PF ，通过使用上述公式， PCIN = PCOUT = [（ 18-（ 4/2 ）]×

2 = 32pF 。编程PCIN和PCOUT到32pF确保了该晶体看到18pF之和的等效负载没有

需要其他外部晶体负载电容。从晶体负载规格偏差可能会增加

在频率精度为ppm。请参考表5推荐晶体规格。

1.0版， 2008年8月14日

第13页16