SL15316
输出上升/下降时间
周期到周期抖动
tr/f7
CCJ1
可编程， VDD = 3.3V ，
CL = 15pF的， 20〜80％的VDD
FIN = 25MHz的时钟，所有5个时钟
为66MHz ， +/- 1.0 ％的利差。
CL = 10pF的， VDD = VDDO1 / 2 = 3.3V
FIN = 25MHz的时钟，所有5个时钟
频率为166MHz ， +/- 1.0 ％的利差。
CL = 10pF的， VDD = VDDO1 / 2 = 3.3V
从PD ＃时间下降沿为Hi -Z
在输出（异步）
从PD ＃时间上升沿有效。
频率输出
（异步）
从OE下降沿为Hi -Z时
输出（异步）
从OE下降沿为Hi -Z时
输出（异步）
中心的传播，所有的编程
SSCLKs
流传下来，所有的编程
SSCLKs
编程的传播变异％
可编程， 31.5千赫标准
时间VDD达到最小
指定的值和单片
电源斜坡
-
-
0.50
待定
-
待定
ns
ps
周期到周期抖动
CCJ2
-
待定
待定
ps
掉电时
开机时间
（晶振或时钟）
输出使能时间
输出禁止时间
价差百分比范围
价差百分比范围
价差百分比变化
调制频率
电源斜坡
时间
tPD的
TPU
-
-
150
3.5
350
5.0
ns
ms
TOE
TOD
SPR-1
SPR-2
ΔSS%
FMOD
TPSR
-
-
+/-0.125
-5.0
-15
25
-
180
180
-
-
-
31.5
-
350
350
+/-2.5
-0.25
15
120
12
ns
ns
%
%
%
千赫
ms
直流电气特性（C和I-年级）
除非另有说明， VDD = 2.5V ±10％，和CL = 15pF的
描述
工作电压
工作电压
输入低电压
输入高电压
输出高电压
输出低电压
符号
VDD
VDDO
VIL
VIH
VOH1
VOL1
IIH
条件
VDD+/-10%
VDD0≤VDD
CMOS电平，引脚编程
作为PD ＃ ， OE ， SSON ＃或FS
CMOS电平，引脚编程
作为PD ＃ ， OE ， SSON ＃或FS
IOH = 8毫安，引脚编程
作为SSCLK或REFCLK
IOL = 8毫安，引脚编程为
SSCLK或REFCLK
VIN = VDD ，引脚编程为
PD ＃ ， OE ， SSON ＃或FS和无
拉/下拉电阻器用于
民
2.25
1.62
0
0.7VDD
VDD-0.5
-
-15
典型值
2.5
-
-
-
-
-
-
最大
2.75
VDD
0.3VDD
VDD
-
0.5
15
单位
V
V
V
V
V
V
μA
输入高电流
1.0版， 2008年8月7日
第12页第7
SPECTRALINEAR [ SPECTRALINEAR INC ]
