SL2305
外部元件&设计注意事项
典型应用原理图
意见和建议
去耦电容:
0.1 F A去耦电容必须在VDD和VSS之间使用的引脚6和4位
电容在PCB上尽可能靠近VDD引脚放置的元件侧。 PCB走线到VDD引脚和
经由接地应保持尽可能的短。去耦电容和VDD引脚之间不要使用过孔。
系列终端电阻:
一系列的终端电阻,建议如果输出和之间的距离
load is over 1 �½ inch. The nominal impedance of the Clock outputs are about 30 . Use 20 resistor in series with the
输出到终止50走线的阻抗,并把20的电阻尽可能靠近时钟输出成为可能。
零延迟和偏移控制:
所有输出和CLKIN引脚应加载相同的负载,实现“零延迟”
在CLKIN和输出之间。 CLKOUT引脚连接到CLKIN内部芯片内部反馈
锁相环,并看到额外的2个pF负载相对于该时钟管脚。对于需要零输入/输出延迟的应用中,
负载在所有输出引脚,包括CLKOUT引脚必须相同。如果需要进行任何延迟调整时,电容
在CLKOUT引脚可以被增加或减少,增加或减少时钟和CLKIN之间的延迟。
为最小的管脚到管脚时滞,在所述时钟输出的外部负载必须是相同的。
1.4版, 2007年5月25日
第11 7