SL23EP08
概述
该SL23EP08是一个低偏移，低抖动的零延迟
缓冲器具有非常低的工作电流。
该产品包括一个片上高性能PLL
该锁定到输入的参考时钟，并产生
八（8）输出的时钟驱动器跟踪输入
参考时钟需要时钟分配系统。
除了FBK引脚用于内部PLL反馈，
有两个（2）的银行，在每个四（4）输出
银行，使总的可用输出数
钟到八（8） 。
PLL旁路模式
如果S2 = 1， S2 = 0的引脚，片上PLL被关闭
和旁路，银行的所有八（8）的输出时钟
A和银行B是直接从参考输入驱动
时钟。在这种操作模式下SL23EP08就像一个
非ZDB产品。
高和低驱动器产品选项
该SL23EP08提供具有高驱动“-1H ， -2H和 -
5H “和标准驱动器”-1 ，-2，-3和-4“选项。这些
驱动器选项使用户能够控制负载水平，
频率范围和EMI控制。参见AC
电气表的细节。
SL23EP08-5H只与高驱动器选件提供。
SL23EP08-3和-4是只提供标准的驱动器
选项。
输入和输出频率范围
输入和输出频率范围是相同的
SL23EP08-1和-1H版本。对于SL23EP08-2 ， -2H -
3 ，-4和-5H版本中，输出频率为1 / 2× ，
1X，2X ，还是CLKIN的4倍作为“可用定
SL23EP08配置“表3.但是，频
范围依赖于VDD和驱动电平为在给定的
“电气规范”表。
如果输入时钟频率为DC（从GND到VDD ）
这是由一个输入频率检测单元检测出
电路和所有八（8 ）个时钟输出被强制为您好
Z的PLL被关闭以节省电能。在这
关机状态下，产品功耗低于10 A
电源电流。
歪斜和零延迟
所有输出应该推动类似的负载，以实现
输出至输出偏移和输入 - 输出延迟
规格的交流电表中给出。不过，
输入和输出之间的零延迟可以调节
通过改变FBK销相对的装载到银行
因为FBK A和B的时钟是反馈到PLL 。
电源电压范围（ VDD ）
SpreadThru ™功能
如果一个扩频时钟（SSC）被用作
输入时钟，则SL23EP08被设计成通过
从调制扩频时钟（ SSC ）信号
其参考输入到输出时钟。相同
在输入传播特性被传递
PLL和驱动程序，而在传播任何退化
百分比（％） ，传播信息和调制频率。
该SL23EP08旨在从3.3V操作
2.5V VDD电源电压范围。内部片上
电压调节器用于提供锁相环恒定功率
供给1.8V ，导致一个一致和稳定的PLL
中的歪斜，抖动和功率方面的电气性能
耗散。该SL2308 I / O是通过使用VDD供电。
联系SLI的1.8V电源的版本叫做ZDB
SL23EPL08.
选择输入控制
该SL23EP08提供两（2 ）输入选择控制
销称为S1和S2 。该功能使用户能够
选择输出时钟银行-A的各种状态和
银行-B ，输出源和PLL关闭功能的
在表2中示出。
在S1 （引脚9 ）和S2 （引脚8 ）输入包括250 ķ
弱上拉或下拉电阻到GND 。
1.4版， 2007年5月28日
第18页3
SPECTRALINEAR [ SPECTRALINEAR INC ]
