W256
12输出缓冲器2和DDR 3 SRAM DIMMS
特点
•一个输入12输出缓冲/驱动器
•支持高达2 DDR DIMM或3 SDRAM DIMM,
•反馈一个额外的输出
• SMBus接口为单个输出控制
•低输出偏移( < 100 PS)
•支持266 MHz和333 MHz的DDR SDRAM
•专用引脚的电源管理支持
•节省空间的28引脚SSOP封装
功能说明
在W256是一款3.3V / 2.5V缓冲设计,分发
高速时钟的PC应用程序。该器件具有12个输出。
设计者可以配置这些输出,支持3无缓冲
标准SDRAM的DIMM和2个DDR DIMM内存模块。在W256可以
与W250-02或类似的时钟一起使用
合成的VIA Pro的266芯片组。
在W256还包括一个SMBus接口可以使
或禁用每个输出时钟。上电时,所有的输出时钟
启用(内部上拉) 。
框图
VDD3.5_2.5
BUF_IN
DDR0T_SDRAM0
DDR0C_SDRAM1
DDR1T_SDRAM2
SDATA
SCLOCK
PWR_DWN #
引脚配置
[1]
FBOUT
SSOP
顶视图
FBOUT
* PWR_DWN #
DDR0T_SDRAM0
DDR0C_SDRAM1
VDD3.3_2.5
GND
DDR1T_SDRAM2
DDR1C_SDRAM3
VDD3.3_2.5
BUF_IN
GND
DDR2T_SDRAM4
DDR2C_SDRAM5
VDD3.3_2.5
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
SEL_DDR *
DDR5T_SDRAM10
DDR5C_SDRAM11
VDD3.3_2.5
GND
DDR4T_SDRAM8
DDR4C_SDRAM9
VDD3.3_2.5
GND
DDR3T_SDRAM6
DDR3C_SDRAM7
GND
SCLK
SDATA
SMBUS
解码
&放大器;
断电
控制
DDR1C_SDRAM3
DDR2T_SDRAM4
DDR2C_SDRAM5
DDR3T_SDRAM6
DDR3C_SDRAM7
DDR4T_SDRAM8
DDR4C_SDRAM9
DDR5T_SDRAM10
DDR5C_SDRAM11
SEL_DDR
注意:
1.内部100K上拉电阻上存在输入标有* 。设计不应该仅仅依靠内部上拉电阻来设置I / O引脚为高电平。
1.0版, 2006年11月25日
2200 LAURELWOOD路,圣克拉拉, CA 95054
联系电话: ( 408 ) 855-0555
传真: ( 408 ) 855-0550
第1页7
www.SpectraLinear.com