W305B
打包输出电阻
系列终端电阻
W305B
POWER- ON
RESET
定时器
时钟负载
产量
卜FF器
输出三态
Q
HOLD
产量
低
D
10 k
数据
LATCH
通过负载电阻选项图1.输入逻辑选择
概观
该W305B是一款高度集成的频率定时发生器,
为Intel提供所有需要的时钟源
®
架构设计师用手工
使用图形tecture平台集成的核心逻辑。
功能说明
I / O引脚工作
上电时就选择带引脚的电源作为逻辑
输入。外部10 -K捆扎电阻应使用。
图1
显示了捆扎电阻建议的方法
连接。
NS 0
10纳秒
20纳秒
经过2毫秒,该引脚成为输出。假设功率
供应已趋于稳定,届时,将指定的输出频率
交付的引脚。如果电源仍未
达到满值时,输出频率最初可能低于
目标反而会增加目标一旦电源电压有stabi-
lized 。在这两种情况下,一个短的输出时钟周期可以是
从CPU时钟输出时所产生的输出是
启用。
偏移量在时钟信号组
图2,图3 ,
和
图4
代表相
从不同群体的时钟输出之间的关系
在不同的频率模式W305B 。
30纳秒
40纳秒
CPU 66 MHz的
CPU 66期
SDRAM 100 MHz的
SDRAM 100期
3V66 66 MHz的
PCI 33 - MHz的
REF 14.318兆赫
USB 48 MHz的
APIC 16.6兆赫
轮毂-PCI
图2.集团偏移波形( 66 - MHz的CPU时钟, 100 - MHz的SDRAM时钟)
1.0版, 2006年11月20日
第20页3