欢迎访问ic37.com |
会员登录 免费注册
发布采购

W305BH 参数 Datasheet PDF下载

W305BH图片预览
型号: W305BH
PDF下载: 下载PDF文件 查看货源
内容描述: 变频控制器系统恢复英特尔集成众核逻辑 [Frequency Controller with System Recovery for Intel Integrated Core Logic]
分类和应用: 晶体外围集成电路光电二极管控制器时钟
文件页数/大小: 20 页 / 183 K
品牌: SPECTRALINEAR [ SPECTRALINEAR INC ]
 浏览型号W305BH的Datasheet PDF文件第2页浏览型号W305BH的Datasheet PDF文件第3页浏览型号W305BH的Datasheet PDF文件第4页浏览型号W305BH的Datasheet PDF文件第5页浏览型号W305BH的Datasheet PDF文件第6页浏览型号W305BH的Datasheet PDF文件第7页浏览型号W305BH的Datasheet PDF文件第8页浏览型号W305BH的Datasheet PDF文件第9页  
W305B
变频控制器系统恢复的英特尔集成
核心逻辑
特点
•英特尔索拉诺/ 810E单芯片解决方案, FTG / 810
•可编程时钟输出频率低于
1 MHz的增量
•集成的故障安全看门狗定时器系统
恢复
•自动切换到HW选择或SW
可编程时钟频率时,看门狗定时器
超时
•能看门狗后,产生系统复位的
定时器超时后或输出频率的变化
通过SMBus接口
•支持SMBus的字节读/写和块读/写
操作简化系统BIOS发展
•厂商ID和版本ID的支持
•可编程驱动强度的SDRAM和PCI
输出时钟
• CPU , AGP , PCI的可编程输出歪斜
和SDRAM
•采用Cypress的传播最大化EMI抑制
频谱技术
•低抖动和严格控制的时钟偏差
•两份CPU时钟
•十三份SDRAM时钟
•八份PCI时钟
•同步APIC时钟的一个副本
•三份66 - MHz的输出
•三份48 - MHz的输出
•双强14.31818 MHz的参考复印件一份
时钟
•一个RESET输出系统恢复
• SMBus接口用于关闭未使用的时钟
关键的特定连接的阳离子
CPU , SDRAM输出的周期到周期抖动: ............. 250 PS
APIC , 48兆赫, 3V66 , PCI输出
周期到周期抖动: ........................................... ........ 500 PS
CPU , 3V66输出偏斜: .......................................... 175 PS
SDRAM , APIC , 48 - MHz输出偏斜: ....................... 250 PS
PCI输出偏斜: .............................................. ......... 500 PS
CPU到SDRAM偏移( @ 133 MHz)的....................... ±0.5纳秒
CPU到SDRAM偏移( @ 100MHz)的................. 4.5至5.5纳秒
CPU为3V66偏移( @ 66兆赫) ........................ 7.0〜 8.0纳秒
3V66到PCI歪斜( 3V66铅) .......................... 1.5至3.5纳秒
PCI到APIC斜.............................................. ....... ±0.5纳秒
框图
VDDQ3
REF2X/FS3
PLL的参考频率
引脚配置
[1]
GND
VDDQ3
REF2X/FS3^
X1
X2
VDDQ3
3V66_0
3V66_1
3V66_2
GND
PCI0/FS0^
PCI1/FS1^
PCI2/FS2^
GND
PCI3
PCI4
VDDQ3
PCI5
PCI6
PCI7
GND
48MHz
48MHz/FS4^
24_48MHz/SEL24_48MHz#*
VDDQ3
SDATA
GND
VDDQ3
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
VDDQ2
APIC
GND
VDDQ2
CPU0
CPU1
GND
SDRAM0
SDRAM1
SDRAM2
VDDQ3
GND
SDRAM3
SDRAM4
SDRAM5
SDRAM6
VDDQ3
GND
SDRAM7
SDRAM8
SDRAM9
SDRAM10
VDDQ3
GND
SDRAM11
SDRAM12
RST #
SCLK
X1
X2
XTAL
OSC
VDDQ2
SDATA
SCLK
SMBUS
逻辑
分频器,
延迟,
控制
逻辑
CPU0 : 1
2
W305B
APIC
VDDQ3
3
( FS0 :4)
3V66_0:2
PCI0/FS0
PCI1/FS1
PCI2/FS2
5
13
PLL 1
PCI3 : 7
SDRAM0 : 12
RST #
VDDQ3
48MHz
PLL2
/2
48MHz/FS4
24_48MHz/SEL24_48MHz#
1.内部100K上拉和100K的下拉电阻出现在标有输入*和^分别。设计不应该仅仅依靠内部上拉电阻
设置I / O引脚高电平或低电平。
1.0版, 2006年11月20日
2200 LAURELWOOD路,圣克拉拉, CA 95054
联系电话: ( 408 ) 855-0555
传真: ( 408 ) 855-0550
第20页1
www.SpectraLinear.com