4兆位的SPI串行闪存
SST25VF040B
数据表
保持工作
在HOLD ＃引脚用于暂停串行序列不足
与SPI Flash存储器的方式，无需重新设置时钟 -
荷兰国际集团序列。要激活HOLD ＃模式， CE＃必须
在低电平状态。在HOLD ＃模式开始时，
SCK有效低电平状态不谋而合的下降沿
HOLD ＃信号。保持模式结束时， HOLD ＃
与SCK有效低电平状态信号的上升沿一致。
如果HOLD＃信号的下降沿不重合
与SCK有效低电平状态，则设备进入保持
在接下来的SCK达到低电平状态模式。
同样，如果HOLD＃信号的上升沿不
与SCK有效低电平状态，则设备一致
出口在保持模式下，当SCK下一个到达活动
低状态。参见图4为保持状态的波形。
一旦设备进入保持模式，所以会在高
阻抗状态，而SI和SCK可以V
IL
或V
IH 。
如果CE ＃是在一个保持状态驱动的高电平有效，它重置
该装置的内部逻辑。只要HOLD ＃信号
低，内存仍然保持状态。要恢复
与设备通信， HOLD ＃必须驱动
高电平有效，而CE ＃必须驱动低电平有效。见图
24，保持时间。
SCK
HOLD ＃
活跃
HOLD
活跃
HOLD
活跃
1295 HoldCond.0
图4 ：保持状态的波形
写保护
SST25VF040B提供了软件写保护。该
写保护引脚（ WP ＃ ）启用或禁用的锁定
功能状态寄存器。该块保护位
（ BP3 ， BP2 ， BP1 ， BP0和BPL）在状态寄存器亲
韦迪写保护的存储器阵列和状态
注册。见表4块保护的说明。
写保护引脚（ WP ＃ ）
写保护（ WP ＃ ）引脚使能的锁定功能
化BPL位（第7位） ，在状态寄存器的。当WP ＃
驱动为低电平时，写状态寄存器的执行
（ WRSR）指令由BPL的值确定
位（见表2） 。当WP＃为高电平时，向下锁定功能
BPL位和灰被禁用。
表2 ：条件执行写状态 -
寄存器（ WRSR ）指令
WP ＃
L
L
H
BPL
1
0
X
执行WRSR指令
不允许
允许
允许
T2.0 1295
© 2007硅存储技术公司
S71295-02-000
7/07
5
SST [ SILICON STORAGE TECHNOLOGY, INC ]
