4兆位超快闪EEPROM
SST28SF040A / SST28VF040A
数据表
该SST28SF的读操作/ VF040A是CON-
在逻辑低电平受控通过OE ＃和CE ＃ 。当CE ＃为高电平，
该芯片被取消选中，只有待机功耗将CON组
SUMED 。 OE＃为输出控制，用于栅极的数据
从输出引脚。数据总线处于高阻
状态时， CE ＃或OE ＃高。
的OE ＃或CE ＃上升沿，以先到为准。类似
1823H七读取序列， 1820H ， 1822H ， 0418H ，
041BH ， 0419H ， 040AH将保护装置。另请参阅
图10和图11为7读周期序列软件
数据保护。在I / O引脚可以在任何状态下（即高，
低，或三态） 。
读ID
通过写一个单独的COM发起读ID操作
命令（ 90H ） 。地址0000H将输出MAN-的读
造商的ID （ BFH ） 。地址0001H将输出的读
设备ID （ 04H ） 。任何其他有效的命令将termi-
内特此操作。
写操作状态检测
该SST28SF / VF040A提供三种方式来检测
写操作完成后，为了优化
系统写操作。写操作结束
（擦除或编程）可以通过三种方式来检测： 1 ）
监测数据＃投票位， 2 ）监测的切换
位，或3）由两个连续的读出相同的数据。这些
三个检测机制如下所述。
非易失性写操作的实际完成是asynchro-
知性与系统;因此，无论是数据＃查询或
切换位读可以同时配合完成
的写周期。如果出现这种情况，系统可以有可能
获得一个错误的结果，即，有效数据可能会以CON组
flict所使用的DQ 。为了防止杂散rejec-
化，如果一个错误的结果发生时，软件例程
应包括循环读取访问单元
附加的两（2）倍。如果两个读数是有效的，则
设备已完成写周期，否则rejec-
化是有效的。
数据保护
为了保护的非易失性数据存储的完整性，
在SST28SF / VF040A同时提供
硬件和软件功能，以防止意外
写入装置中，例如，在系统上电
或掉电。这些规定说明如下。
硬件数据保护
该SST28SF / VF040A设计有硬件为特色的
Tures的，以防止意外写入。这是在跟着做
降脂方式：
1.写周期禁止模式： OE ＃低， CE ＃或WE＃
高会抑制写操作。
2.噪声/毛刺保护：少一个WE＃脉冲宽度
超过5纳秒不会启动写周期。
3. V
DD
上电/掉电检测：写操作
化被抑制时， V
DD
小于2.0V 。
4，上电后，该设备在读取模式
并且该设备是在软件数据保护
状态。
数据＃投票（ DQ
7
)
该SST28SF / VF040A特征数据＃投票，从而提供与
泄漏写操作状态。在写操作
化，任何尝试读取过程中加载的最后一个字节
字节负载周期将收到的补
在DQ真实数据
7
。一旦写周期完成时，
DQ
7
将显示真实数据。请注意，即使DQ
7
可能有立即的有效数据之后的完井
在内部写操作的重刑，其余数据
输出仍然可能是无效的：在整个有效数据
数据总线将出现在后续读
1微秒的时间间隔后循环。参见图12
数据＃查询时序波形。为了让数据＃
投票站正常运行，该字节被轮询必须
在编程之前被擦除。
软件数据保护（ SDP ）
该SST28SF / VF040A有软件的方法来进一步
防止意外写入。为了执行一个擦除或
运行状态下，两个步骤的命令序列CON组
一个设置命令后跟一个执行的COM的sisting
普通话避免无意擦除的和编程
装置。
该SST28SF / VF040A将默认软件数据亲
上电后保护。七个连续的序列
在读取特定地址将取消保护器件
地址顺序是1823H ， 1820H ， 1822H ， 0418H ，
041BH ， 0419H ， 041AH 。地址总线被锁存的
© 2003硅存储技术公司
切换位（ DQ
6
)
另一种装置，用于确定所述写操作
状态监测的触发位， DQ
6
。在写
操作中，尝试连续读取从数据
设备将导致DQ
6
逻辑0 （低）之间切换
逻辑1 （高） 。当写周期完成时，将触发
岭大战将停止。该设备然后准备下一次操作
化。参见图13翻转位时序波形。
S71077-05-000 3/03
310
3
SST [ SILICON STORAGE TECHNOLOGY, INC ]
