FlashFlex51 MCU
SST89E52RD2 / RD / SST89E54RD2 / RD / SST89E58RD2 / RD
SST89V52RD2 / RD / SST89V54RD2 / RD / SST89V58RD2 / RD
数据表
（ T2）， P1.0
（ T2 EX ） P1.1
（ ECI ） P1.2
（ CEX0 ） P1.3
（ CEX1 / SS ＃ ） P1.4
（ CEX2 / MOSI ）， P1.5
（ CEX3 / MISO ）， P1.6
（ CEX4 / SCK ） P1.7
RST
（RXD） P3.0
（TXD） P3.1
（ INT0 ＃ ） P3.2
（ INT1 ＃ ） P3.3
（ T0 ） P3.4
（T1）， P3.5
（ WR ＃ ） P3.6
（ RD ＃ ） P3.7
XTAL2
XTAL1
VSS
1
2
3
4
5
6
7
40
39
38
37
36
35
VDD
P0.1 （ AD1 ）
P0.2 （ AD2 ）
P0.3 （ AD3 ）
P0.4 （ AD4 ）
P0.5 （ AD5 ）
P0.6 （ AD6 ）
P0.7 （ AD7 ）
EA ＃
ALE / PROG ＃
PSEN ＃
P2.7 （ A15 ）
P2.6 （ A14 ）
P2.5 （ A13 ）
P2.4 （ A12 ）
P2.3 （A11）
XTAL2
XTAL1
（ WR ＃ ） P3.6
VSS
（A8） P2.0
（A9） P2.1
（A10） P2.2
（A11） P2.3
（ RD ＃ ） P3.7
（ A12 ） P2.4
P4.0
（ CEX2 / MOSI ）， P1.5
（ CEX3 / MISO ）， P1.6
（ CEX4 / SCK ） P1.7
RST
（RXD） P3.0
INT2#/P4.3
（TXD） P3.1
（ INT0 ＃ ） P3.2
（ INT1 ＃ ） P3.3
（ T0 ） P3.4
（T1）， P3.5
1
2
3
4
5
6
7
8
9
10
P1.4 （ SS ＃ / CEX1 ）
P0.0 （ AD0 ）
P1.1 （ T2 EX ）
P1.3 （ CEX0 ）
P4.2/INT3#
P0.0 （ AD0 ）
P0.1 （ AD1 ）
P0.2 （ AD2 ）
34
40引脚PDIP
8顶视图33
32
9
31
10
11
12
13
14
15
16
17
18
19
20
30
29
28
27
26
25
24
23
22
21
44 43 42 41 40 39 38 37 36 35 34
33
32
31
30
29
28
27
26
25
24
P0.4 （ AD4 ）
P0.5 （ AD5 ）
P0.6 （ AD6 ）
P0.7 （ AD7 ）
EA ＃
P4.1
ALE / PROG ＃
PSEN ＃
P2.7 （ A15 ）
P2.6 （ A14 ）
P2.5 （ A13 ）
44引脚TQFP
顶视图
11
23
12 13 14 15 16 17 18 19 20 21 22
P2.2 （A10）
P2.1 （A9）
P2.0 （A8）
1255 40 - PDIP PI P1.0
P0.3 （ AD3 ）
1255 44 - TQFP TQJ P2.0
P1.2 （ ECI ）
P1.0 （T2）的
科幻gure
2-2 ：引脚分配为40引脚PDIP
科幻gure
2-3 ：引脚分配为44引脚TQFP
P1.4 （ SS ＃ / CEX1 ）
P1.1 （ T2 EX ）
P1.3 （ CEX0 ）
P4.2/INT3#
P0.0 （ AD0 ）
P0.1 （ AD1 ）
P0.2 （ AD2 ）
6
（ CEX2 / MOSI ）， P1.5
（ CEX3 / MISO ）， P1.6
（ CEX4 / SCK ） P1.7
RST
（RXD） P3.0
INT2#/P4.3
（TXD） P3.1
（ INT0 ＃ ） P3.2
（ INT1 ＃ ） P3.3
（ T0 ） P3.4
（T1）， P3.5
7
8
9
10
11
12
13
14
15
16
5
4
3
2 1 44 43 42 41 40
39
38
37
36
P0.4 （ AD4 ）
P0.5 （ AD5 ）
P0.6 （ AD6 ）
P0.7 （ AD7 ）
EA ＃
P4.1
ALE / PROG ＃
PSEN ＃
P2.7 （ A15 ）
P2.6 （ A14 ）
P2.5 （ A13 ）
44引脚PLCC
顶视图
17
29
18 19 20 21 22 23 24 25 26 27 28
（ WR ＃ ） P3.6
（ RD ＃ ） P3.7
XTAL2
XTAL1
V
SS
P4.0
（A8） P2.0
（A9） P2.1
（A10） P2.2
（A11） P2.3
（ A12 ） P2.4
P0.3 （ AD3 ）
P1.2 （ ECI ）
P1.0 （T2）的
V
DD
35
34
33
32
31
30
1255 44 - PLCC新泽西州P3.0
科幻gure
2-4 ：引脚分配为44引脚PLCC
©2006硅存储技术公司
VDD
S71255-05-000
5/06
8
SST [ SILICON STORAGE TECHNOLOGY, INC ]
