FlashFlex51 MCU
SST89E564RD / SST89V564RD / SST89E554RC / SST89V554RC
数据表
2.1引脚说明
表
符号
P0[7:0]
2-1: P
IN
D
ESCRIPTIONS
(1
OF
2)
TYPE
1
I / O
姓名和职务
端口0 ：
P0口是一个8位漏极开路双向I / O口。作为一个输出口的每个引脚可
沉几种LS TTL输入。端口0有'1'写入到其中的浮动，并在该状态下
可作为高阻抗输入。 P0口还复低位地址和
数据总线时访问外部程序和数据存储器。在本申请中，它使用
过渡到'1'时，强大的内部上拉电阻。 P0口可在接收的字节码
外部主机模式编程，和外部主机在输出该代码的字节
模式的验证。在程序验证或作为一般都需要外部上拉电阻
通用I / O口。
P1[7:0]
I / O和内部
端口1 ：
端口1是一个8位双向I / O和内部上拉电阻的端口。端口1输出缓冲器
引体向上
可以驱动LS TTL输入。当'1'令状端口1引脚拉高由内部上拉
10 ，对他们可被用作在该状态下输入。作为输入使用时， P1口是外部
拉低时将输出电流（I
IL
，见表由于内部上拉的13-6和13-7 ） 。
P1 [ 5 ， 6 ， 7 ]有16毫安大电流驱动。端口1也接收低位地址字节
在外部主机模式编程和校验。
I / O
I
I
I / O
T2:
外部计数输入到定时器/计数器2时钟输出定时器/计数器2
T2EX ：
定时器/计数器2捕捉/重装触发和方向控制
ECI ：
外部时钟输入
这个信号是外部时钟输入PCA 。
CEX0 ：
捕捉/比较外部I / O PCA模块0
每个捕捉/比较模块连接到端口1引脚用于外部I / O 。
当不使用主成分分析，该引脚可处理标准I / O 。
SS#:
从端口选择输入SPI
OR
CEX1 ：
捕捉/比较外部I / O PCA模块1
MOSI ：
主输出线，从机输入线SPI
OR
CEX2 ：
捕捉/比较外部I / O PCA模块2
MISO ：
主输入线，从机输出线SPI
OR
CEX3 ：
捕捉/比较外部I / O PCA模块3
SCK ：
主时钟输出，支持SPI从时钟输入线
OR
CEX4 ：
捕捉/比较外部I / O PCA模块4
端口2 ：
端口2是一个8位双向I / O和内部上拉电阻的端口。端口2引脚拉高
通过当“1”被写入到其中，并可以被用作在本输入内部上拉高
状态。作为输入使用时， P2口被外部电路拉低时将输出电流（I
IL
见表
在从外部程序存储器取，并在外部数据存储器访问
即使用16位地址（ MOVX @ DPTR ） 。在这种应用中，它使用强大的内部上拉
过渡到'1' 。端口2还接收一些控制信号和一个局部的高次
外部主机模式编程和校验中，地址位。
端口3 ：
端口3是一个具有内部上拉电阻的8位双向I / O口。端口3输出缓冲器
可以驱动LS TTL输入。当'1'令状端口3引脚拉高由内部上拉
10 ，对他们可被用作在该状态下输入。作为输入使用时， P3口是外部
拉低时将输出电流（I
IL
，见表由于内部上拉的13-6和13-7 ） 。
端口3也接收一些控制信号，并且在一个局部的高地址位
外部主机模式编程和VERI网络阳离子。
RxD端：
通用异步接收器/发送器（ UART ） - 接收输入
的TxD ：
UART - 发送输出
P1[0]
P1[1]
P1[2]
P1[3]
P1[4]
I / O
P1[5]
I / O
P1[6]
I / O
P1[7]
I / O
P2[7:0]
I / O
内部
引体向上
P3[7:0]
I / O
内部
引体向上
P3[0]
P3[1]
I
O
© 2003硅存储技术公司
S71207-04-000
12/03
9
SST [ SILICON STORAGE TECHNOLOGY, INC ]
