FLGA -SD
细间距焊盘网格阵列 - 堆叠芯片
•模具堆叠允许更多的功能
在模制的阵列，具有成本效益，空间
节能一揽子解决方案
•提供1.2毫米（ TFLGA ） ， 1.0毫米（ VFLGA ）
到0.8mm （ WFLGA ）最大厚度
•比FBGA更薄
•暴露的热/机械可用土地
•层压基板使基于
2和4层的路由灵活性
特点
• 2至7裸片堆叠与间隔的能力
•灵活的车身尺寸范围从采用4mm x 4mm ，以
13毫米X 13毫米
•封装高度为1.0 ， 1.2 ， 1.4毫米最大
•灵活的芯片堆叠选项（ “金字塔”，“同死”
等）
• 0.5毫米最小间距地，灵活地图案
•闪存/ SRAM / PSRAM /逻辑/模拟组合
• JEDEC标准封装图
•模具减薄至75um （ 3mils ）功能
•低环路引线键合;扭转和死就死
•达2mm每边模悬
•无卤素，低-K芯片兼容BOM
描述
STATS ChipPAC公司的芯片堆叠技术，提供出色的灵活性
的堆叠2-7模具在单个封装中。死就死粘合
功能使设备和信号的集成，以提高
电气性能，并降低整体包装的I / O
要求。晶圆减薄工艺，悬丝
键的技术，以及使用间隔件之间层叠
模具提供了灵活的堆叠，几乎任何想要的
模具在一个封装结构。此功能使用
现有的基础设施组件，这导致更
与较低的整体包装成本的功能整合。该
采用了最新的包装材料可以让这个包
符合JEDEC湿度电阻测试等级2A与
无铅回流焊条件。这是一种理想的包装细胞
手机应用中的数字，闪存， SRAM ， PSRAM
与逻辑被堆叠成一个单一的包。
应用
•手持设备
•无线射频
=模拟
• ASIC
•内存
•简单可编程逻辑器件
www.statschippac.com
STATSCHIP [ STATS CHIPPAC, LTD. ]
