SMB206A/7A/8A
初步
输出状态/顺序逻辑TABLES
输出国家
EN0引脚
低
低
高
低
高
高
高
高
高
EN1 PIN
低
高
低
高
低
高
高
高
高
CH0使能位
X
X
0
X
1
0
0
1
1
CH1使能位
X
0
X
1
X
0
1
0
1
芯片州
关闭
关闭
待机
关闭
活跃
待机
活跃
活跃
活跃
输出行为
CH0
残
残
残
残
启用
残
残
启用
启用
CH1
残
残
残
启用
残
残
启用
残
启用
注： “X ”表示“不关心”的状态
输出排序
自动序列
[ 02H bits3 ： 2 ]
0
0
1
1
0
1
0
1
输出特性*
CH0 / CH1独立应对使能引脚/位，无自动序列
CH1是依赖于CH0状态。 CH1后始终导通， CH0 （基于PGOOD信号）关闭前**
CH0依赖于CH1状态。 CH0后总是打开和CH1 （基于PGOOD信号）关闭前**
CH0和CH1打开和关闭一起**
*断电定时没有特别的控制，并且是依赖于负载电流和输出电容 - 摆率不被保证。假设
输入欠压锁定被清除。如果自动序位比00B等则故障条件（ OC ， OT等）可关闭两个输出。
**假设EN引脚和使能位在每输出状态表的预期状态。
POWERGOOD /复位输出逻辑表
PGOOD / RESET
转让
[ 02H bits7 ： 6 ]
VOUT0
VOUT0 < V
PG0
VOUT1
VOUT1 < V
PG1
VOUT1 > V
PG1
VOUT1 < V
PG1
VOUT1 > V
PG1
VOUT1 < V
PG1
VOUT1 > V
PG1
不在乎
不在乎
不在乎
PGOOD / RESET输出
低
低
低
高
低
高
低
高
高
00
VOUT0 < V
PG0
VOUT0 > V
PG0
VOUT0 > V
PG0
不在乎
不在乎
VOUT0 < V
PG0
VOUT0 > V
PG0
不在乎
01
10
11
峰会微电子有限公司
2147 2.4 2/23/2012
6
SUMMIT [ SUMMIT MICROELECTRONICS, INC. ]
