SMH4042A
引脚说明
A0 (8)
地址0未使用的存储器阵列。它可以是
连接到地或悬空。它一定不能
连接V
CC
.
A1, A2 (10, 11)
地址输入端1和2被用来设置2位设备
所述存储器阵列的地址。这些输入的状态
将确定设备地址的存储器，如果它是
在具有多个存储器具有相同的两线总线
设备类型标识符。
SCL （19）
在SCL输入用于时钟数据移入和移出的
存储器阵列。在写入模式下，数据必须保持稳定
当SCL为高电平。在读出模式下，数据同步输出
在SCL的下降沿。
SDA （18）
SDA引脚用于将数据转移到一个双向引脚
进出存储器阵列构成。数据从一个变
可能出现的状态到另一个只有当SCL为低电平，
除了产生启动或停止条件时。
SDA是漏极开路输出，可以是线或与
任何数目的漏极开路输出。
CARD_3V_MON （21）
这个输入监视存储卡侧的3.3V电源。如果输入
低于V
旅
那么健康＃和SGNL_VLD ＃
输出被拉高和复位输出驱动
活跃的。
CARD_5V_MON （ 25 ）
这个输入监视存储卡侧的5V电源。如果输入
低于V
旅
那么健康＃和SGNL_VLD ＃
输出被拉高和复位输出驱动
活跃的。
CBI_3 （ 24 ）
CBI_3是断路器的输入为低电平电源。同
串联电阻置于VCC3之间的供给路径
和CBI_3 ，断路器将跳闸每当
电阻两端的电压超过50mV的。
CBI_5 （1）
CBI_5是断路器的输入电源电压。
用一个串联电阻置于之间的供给通道
在早期的5V电源和CBI_5 ，断路器就会跳闸
每当电阻两端的电压超过50mV的。
HST_3V_MON （ 23 ）
这个输入监视主机3.3V电源，并将其用作
用于断路器的比较器的基准。如果VCC3
低于V
旅
然后SGNL_VLD ＃撤除时，
高侧驱动器被禁用，并且LOCAL_PCI_RST ＃是
断言。
ISLEW （3）
二极管接NFET输入。它可以被用来调整
在250V / s的默认转换的高边驱动器的速度
输出。
PCI_RST ＃ （ 17 ）
甲TTL电平从主机接口复位输入信号。一
高到低的转换（保持低电平超过40ns的）会
启动复位序列。该LOCAL_PCI_RST ＃和
LOCAL_PCI_RST输出将被驱动为有效的
吨的最小周期
PURST
。如果PCI_RST ＃的输入仍是
吨后保持低
PURST
超时复位输出将
继续被驱动直到PCI_RST ＃被解除。
PWR_EN （ 7 ）
TTL电平输入，允许主机启用或禁用
的电源，个人卡。在初始上电
这个信号将开始处于低状态，然后被驱动
在软件初始化高。如果该信号为
那么低的电源控制输出将被驱动
进入非活动状态和复位状态。在
“非高可用性”这个系统的输入可以连
高。该PWR_EN输入也可用于重置
SMH4042A断路器。过电流的条件之后
化检测到VGATE输出可以回头
由第一次以PWR_EN低然后返回它的高。
VSEL （6）
所用的TTL电平输入，以确定哪些主机
电源输入端将获得有效电压进行监测和
复位发生。这是一个静态输入和销应
连接到V
CC
或接地通过一个电阻。 VSEL高
对于3.3V电源。 VSEL较低的5V或混合模式下的功率。
V
CC
(28)
电源输入端。它被监测电源完整性。
如果低于5V检测阈值（V
旅
）及
VSEL输入为低电平时， SGNL_VLD ＃和HEALTHY ＃
信号被拉高，高侧驱动器被禁止，
和复位输出有效。上一个
CompactPCI的
该板
必须连接到早期的功率。
峰会微电子有限公司
2070
9.1 5/27/03
3
SUMMIT [ SUMMIT MICROELECTRONICS, INC. ]
