SMH4042
引脚说明
CBI_5 ：
CBI_5是断路器的输入电源
电压。用一个串联电阻放置在供应通道
在早期的5V电源和CBI_5 ，电路之间
断路器跳闸时电阻两端的电压
超过50mV的。
DRVREN ＃ ：
DRVREN ＃是漏极开路，低电平有效输出
把指示3伏和5伏高的地位
驱动器输出端（ VGATE5和VGATE3 ） 。该信号
也可以被用作用于12伏的切换信号
供应量。
FAULT ＃ ：
FAULT ＃是一个漏极开路，低电平有效输出。它
将驱动为低电平时的过电流条件
检测到。这将在同一时间，该VGATE复位
输出从主机上的复位后重新开启
在PWR_EN引脚。
1Vref ：
该1Vref输出提供1伏参考
预充电的总线信号引脚。实现一个简单的
单位增益放大器电路将允许预充电的大
销的数量。
ISLEW ：
ISLEW是一个二极管连接的NFET的输入。它可能
用于调节250V / s的默认转换的高率
驱动器输出端
VSEL ：
VSEL是用来确定一个TTL电平输入端
主机电源的电源输入将用于有效进行监控
电压和复位产生。这是一个静态输入和
引脚应该连接到V
CC
或接地通过一个电阻。
VSEL电压
SELECT
低
高
主机电压
受监控
5伏或混合模式
3.3伏只
SDA ：
SDA引脚是用于传输双向引脚
数据移入和移出存储器阵列。从数据变化
可能会出现一个状态到另一个只有当SCL为低电平，
除了产生启动或停止条件时。
SDA是漏极开路输出，可以是线或与
任何数目的漏极开路输出。
BD_SEL1 ＃ BD_SEL2 ＃ ：
这些都是低电平有效的TTL电平
具有内部上拉至V输入
CC
。当拉低他们
表明全板插入。当在一个“非高用
可用性“的应用程序，这些投入将是最后CON-
接器插脚以与主机背板接触。上
在主机侧，信号应直接接地。
在“高可用性”应用程序，这些输入可以是
最后销成与背板。或者，它们
有效驱动由主机或连接到
交换机接口的主板喷射器或任意组合
化。无论如何，
两
输入
必须
低前
SMH4042将开始打开后端电压。
GND ：
地应在同一时间作为施加
早期的功率。
HEALTHY ＃ ：
HEALTHY ＃是漏极开路，低电平有效
输出显示卡端电源输入高于其
复位行程水平。
SGNL_VLD ＃ ：
SGNL_VLD ＃是漏极开路，低电平有效
输出，用于指示卡侧功率是有效的，
内部卡方PCI_RST ＃定时器超时。
PWR_EN ：
PWR_EN是一个TTL电平的输入，其允许
主机启用或禁用的电源，个人卡。
在初始上电时，该信号将启动一个低状态
然后可以在驱动软件初始化高。如果
这个信号被驱动为低电平时，电源控制输出
将被驱动到不活动状态，并在复位信号的
断言。在“非高可用性”这个系统可以输入
绑高。
该PWR_EN输入也可用于重置SMH4042
断路器。之后过电流条件是DE-
tected的VGATE输出可以通过先重新打开
服用PWR_EN低然后返回它的高。
PCI_RST ＃ ：
PCI_RST ＃是用作复位一个TTL电平输入
从主机接口的输入信号。高向低转变
（保持低电平超过40ns的）都会使系统复位序列。
该LOCAL_PCI_RST ＃输出和复位输出
将带动活跃tPURST的最低期限。如果
在PCI_RST ＃输入保持比tPURST低长
复位输出将继续推动，直到PCI_RST ＃是
释放。
A0:
地址0未使用的存储器阵列。它可以是
连接到地或悬空。它一定不能
连接V
CC
.
A1, A2:
地址输入端1和2被用于设置两
存储器阵列的位的装置地址。这些国家
输入将确定用于存储器器件地址
如果它是在具有多个存储器用一个两线总线
相同设备类型的标识符。 （有关完整的解决
信息，请参阅详细的内存操作节
针对这样如下。 ）
SCL ：
在SCL输入用于时钟数据流入和流出
存储器阵列。在写入模式下，数据必须保持
稳定，而SCL为高电平。在读模式中，数据是
同步输出SCL的下降沿。
2037 8.0 8/8/00
7
SUMMIT [ SUMMIT MICROELECTRONICS, INC. ]
