CC2430
9.1
CPU和外设
一个SFR地址之间
闪存/ SRAM 。详情请参见第13.5节。
该
中断控制器
共有18个服务
中断源，分为六
打断
组，
每一个都与一个相关联的
四个中断优先级。一个中断请求
如果该设备处于睡眠被服务连
模式（供电模式1-3 ），通过将
CC2430
返回到激活模式（动力模式0）。
该
调试接口
实现了一个专有
两线式串行接口，用于IN-
电路的调试。通过这个调试
接口能够执行一个擦除
整个闪存，控制，
振荡器启动，停止和启动
执行用户程序，执行
8051核心，集提供的说明
代码中的断点，并通过单步
在代码指令。利用这些
技术能够很好地执行
在电路调试和外部闪存
编程。详情请参见第12 。
该
I / O控制器
负责所有
通用I / O引脚。可以将CPU
无论是配置外设模块控制
他们某些引脚还是正在
软件控制的，并且如果是每个引脚是否是
配置为输入或输出，并且如果上拉
向上或下拉电阻，在垫
连接。每个外设连接到
在I / O引脚可以在两种不同的选择
I / O引脚的位置，以确保在各种灵活
应用程序。详情请参见13.4节。
该
睡眠定时器
是一种超低功耗定时器
计数32.768 kHz晶振或32
kHz的RC振荡器周期。睡眠定时器
连续在所有工作模式下运行
除了功耗模式3，典型的用途是作为
一个运行不管实时计数器
工作模式（除电源模式3）或作为
唤醒定时器跳出供电模式1或2 。
详情请参见13.9节。
内置的
看门狗定时器
允许
CC2430
把自己的情况下复位固件挂起。
当通过软件启用后，看门狗
计时器必须定期清除，否则它
将复位器件，当它超时。看
13.13节的详细信息。
定时器
1
is
a
16-bit
定时器
同
定时器/计数器/ PWM功能。它有一个
可编程分频器，一个16位周期值
和
三
个别地
可编程
计数器/捕获通道，每个通道具有一个16位的
比较值。每个计数器/捕获
通道可用于为PWM输出，或
该
8051 CPU内核
是一个单周期8051-
兼容内核。它有三种不同的内存
ACCESS
巴士
（ SFR ，
数据
和
CODE / XDATA ） ，一个调试接口和一个18-
输入扩展中断单元。请参阅第11
为在CPU上的细节。
该
内存交叉/仲裁
是在
该系统的心脏，它连接在CPU
和DMA控制器与物理
通过SFR的回忆和所有外围设备
总线。内存仲裁员有四个内存
接入点，接入在能够映射到
三个物理存储器1 ： 8 KB
SRAM，闪速存储器或RF和SFR
寄存器。内存仲裁员负责
执行仲裁和测序
同时与内存存取
相同的物理存储器。
该
SFR总线
概念图绘制
外设到存储器仲裁。在SFR
总线的框图还提供了访问
在无线电寄存器组的无线电寄存器
尽管这些确实映射到
XDATA存储空间。
该
8 KB的SRAM
映射到数据存储器
XDATA存储空间和零件
空间。 4 KB 8 KB的SRAM是一种超
低功耗SRAM ，即使保留其中的内容
当数字部分的电源关闭（电源
模式2和模式3）。 SRAM的其余部分失去
当数字部分供电的内容
关。
该
32/64/128 KB闪存块
提供IN-
电路可编程非易失性程序
存储器的设备和图转换成
CODE和XDATA存储空间。表22
示出了在现有的设备
CC2430
家庭。可用设备的区别仅在于
闪速存储器的大小。写入闪存块
通过执行
闪存控制器
那
允许页面（ 2048字节）的擦除和4
按字节编程。参见13.3节
Flash控制器的详细信息。
一个多才多艺的五通道
DMA控制器
is
在系统中，可用的存储器访问
使用XDATA存储空间，因而具有
访问所有物理存储器。每个通道
配置（触发器，优先级，传输模式，
寻址模式中，源和目的
指针和传输计数）用DMA
描述符在内存中的任何地方。许多的
硬件外设依靠DMA
控制器，用于有效操作（AES芯
闪存写入控制器， USART接口，定时器， ADC
接口），通过进行数据传输
CC2430数据手册（版本2.1 ） SWRS036F
分页： 211 25
TAOS [ TEXAS ADVANCED OPTOELECTRONIC SOLUTIONS ]
