78P7200L
E3/DS3/STS-1
收发器
引脚说明： 28引脚PLCC能够兼容78P7200和78P2241
名字
LIN +
LIN-
RCLK
RPOS /
RNRZ
RNEG
LOS
LOUT +
LOUT-
TCLK
TPOS /
TNRZ
针
TQFP
42
44
33
35
34
39
9
11
18
16
针
PLCC
1
3
23
25
24
27
9
11
16
14
TYPE
I
O
O
O
O
O
I
I
描述
线路输入：差分输入AMI的芯片。应
变压器耦合并终止在75欧姆的电阻。
接收时钟：恢复接收时钟。
收到积极的数据/ NRZ数据：该引脚指示
接待处的正AMI脉冲的同轴电缆。
接收负数据：该引脚指示接收的
负AMI脉冲的同轴电缆。
信号丢失：逻辑低电平表示接收信号
（LIN ±）低于阈值电平
RPOS和RNEG被迫低时，
LOS=0.
线路输出：差分AMI输出。要求2 ： 1中心
抽头的变压器和301
Ω
电阻器。
发送器时钟输入：该信号用于锁存
TPOS / TNRZ和TNEG信号进入78P7200L 。
发送正面数据/发送NRZ ：逻辑一本上
脚产生一个正脉冲AMI的同轴电缆。该引脚
应该不高，同时该TNEG高。
传递负数据：逻辑一该引脚上产生
负AMI脉冲的同轴电缆。该引脚不应该
高，同时该TPOS / TNRZ高。
线路扩建，发射器：使用225英尺或逻辑低
更多的电缆被用在发送路径。逻辑高电平用
少于225英尺电缆。
DS3 ， E3和STS - 1选择：设置为低
E#
应用程序。
设置高的DS3 ，允许浮动的STS - 1的操作。
以前
OPT ！
在78P7200 。
发送使能：当高，使发射器。
低电平时，三态发射器的驱动程序， LOUT ± 。该引脚
被称为
OPT @
在78P7200 。
翻转时钟极性：当低， RCLK的极性和
TCLK是那些相同的78P7200 。当设置
高时，TCLK的极性被反转。当自由浮动，
两个RCLK和TCLK的极性被反转。
环回方式选择：高，环回也不是
激活。
当允许浮动RPOS ， RNEG和RCLK是
环回至TPOS ， TNEG和TCLK 。当低，
LOUT ±环回至LIN ± 。
电源。
无连接
TNEG
17
15
I
LBO
13
15
12
13
I
I3
E#
TXEN
ICKP
22
10
18
10
I
I3
LPBK
40
28
I3
VCC
N / C
5,6,20,
21,37,38
27, 28
7,17,26
20, 21
P
4
TDK [ TDK ELECTRONICS ]
