71M6511/71M6511H
单相电能计量芯片
数据表
2007年8月
该多路复用器控制电路的处理的多路转换器的设置。复用器控制电路的功能是支配
由I / O RAM寄存器
MUX_ALT
(0x2005[2]),
EQU
（为0x2000 [7： 5]） ，并
MUX_DIV
(0x2002[7:6]).
MUX_DIV
控制
每个周期的采样数。它可以要求每个周期2，3 ，4或6多路转换器的状态。
该
MUX_ALT
位请求备用多路复用周期。该位可以被置于任何主控周期，可以是亚
sequently撤除任何周期，包括下一个。在上升沿
MUX_ALT
将导致控制电路等待
直到下一个循环复用和实施一个备用循环。
多路转换器控制电路也可以控制FIR滤波器启动和ADC的参考电压， VREF的砧板。该
多路转换器控制电路的时钟由CK32 ，从PLL块中的32768Hz的时钟，并启动每次通过CE
程序。
表2显示了可能的设置
MUX_DIV
和
FIR_LEN
将得到的信道连同样品取样
频率。
MUX_DIV
(0x2002[7.6])
数
频道
选
（ MUX状态
每循环）
---
4
3
2
数
CK32状态
代码通
有效
样品
频率
[赫兹]
数
CK32状态
获取验证码
通
有效
样品
频率
[赫兹]
FIR_LEN
= 0
不允许
9
7
5
3640.89
4681.143
6553.6
13
10
7
FIR_LEN
=1
2520.615
3276.8
4681.143
00
01
10
11
表2 ：通道控制的基础上
MUX_DIV
和
FIR_LEN
ADC
单个21/22位Δ-Σ A / D转换器（ ADC）的数字化电源输入到AFE 。 ADC的分辨率
使用可编程的I / O RAM寄存器
FIR_LEN
寄存器（ 0x2005 [4]） 。 ADC的分辨率可以被选择为21比特
（ FIR_LEN = 0），或22位（ FIR_LEN = 1）。转换时间为CK32两个周期，
FIR_LEN
= 0和3个周期
FIR_LEN
= 1.
为了提供最大的分辨率时，ADC应与被操作
FIR_LEN
= 1，精度，时间和
功能规格本数据表是基于
FIR_LEN
= 1和
MUX_DIV
= 1（ 4 CK32周期）。另类
还提供适合的产品。
FIR_LEN
= 1和
MUX_DIV
= 2 （ 3 CK32周期）在CE和程序
环境部分。
每个ADC转换的起始由多路复用器控制电路，如前所述进行控制。
FIR滤波器
有限冲激响应（FIR）滤波器是ADC的一个组成部分，它是为与多路转换器的使用进行了优化。该
该FIR的目的是要抽取的ADC输出到所期望的分辨率。在每个ADC转换结束时，输出
FIR滤波器（原始数据）的数据被存储到由多路转换器的选择决定了CE DRAM的位置。的位置
在CE DRAM的原始数据中指定的CE程序和环境科。
参考电压
该71M6511 / 6511H包括一个片上高精度带隙基准电压源的整合自动归零技术。该
在71M6511H参考修剪在生产中尽量减少元件失配和漂移误差。其结果是
电压输出与预测的温度系数。
第9页： 95
©2005-2007 Teridian半导体公司
V2.6
TERIDIAN [ TERIDIAN SEMICONDUCTOR CORPORATION ]
