71M6521DE/71M6521FE
电能计量IC
数据表
2008年1月
实时监控
在CE包含一个实时监视（RTM ），它可以通过UART进行编程，以监测四种可选择的CE
DRAM地点在全采样率。四个监视的位置是通过数字输出连续输出给TMUXOUT销
多路转换器在每个CE码通的开始。在RTM可以启用和禁用
RTM_EN 。
在RTM输出
通过CKTEST主频。每个RTM字时钟输出在35个循环，并包含一个领先的标志位。参见功能
对于RTM输出格式描述部分。 RTM的是低的时候不在使用中。
脉冲发生器
该芯片包含的速度通过CE或MPU设置产生低抖动脉冲，两个脉冲发生器。该功能是
通过区分
EXT_PULSE
（一个在CE DRAM CE输入变量） ：
•
•
If
EXT_PULSE
= 1,
APULSEW * WRATE
和
APULSER * WRATE
控制脉冲率（外部脉冲产生）
If
EXT_PULSE
为0，
APULSEW
被替换为
WSUM_X
和
APULSER
被替换为
VARSUM_X
（内部脉冲
代） 。
在I / O RAM位
DIO_PV
和
DIO_PW ，
如在数字I / O部分中所述，可以通过编程来路由WPULSE到
输出引脚DIO6和VARPULSE输出引脚DIO7 。脉冲也可以是上OPT_TX输出（见
OPT_TXE [1 ：0]的
为
详细说明） 。
在每个CE码通，硬件存储导出的符号位中的一个8位的FIFO ，并在指定的时间间隔输出它们。
这允许CE代码来计算所有的脉冲发生器输出在其代码通的开始和依靠
硬件来传播他们在MUX框架。在FIFO被复位在每个MUX帧的开始。
PLS_INTERVAL
控制
延迟到所述第一脉冲的更新和后续的更新之间的时间间隔。其LSB为四CK_FIR周期，或4 * 203ns 。如果
PLS_INTERVAL
为零时，FIFO是减活的且脉冲输出立即更新。因而，N-
间隔
is
4*PLS_INTERVAL.
对于与TERIDIAN提供的标准CE代码的使用，
PLS_INTERVAL
被设置为81的固定值。
PLS_INTERVAL
is
指定使所有的脉冲更新输出的MUX帧完成之前。
片上硬件提供了最大脉冲宽度的功能：
PLS_MAXWIDTH [7 ：0]的
选择一个最大的负脉冲的宽度，以
是“ Nmax个'每多路复用周期的更新，根据下式： Nmax个= （2 * PLS_MAXWIDTH + 1）。如果
PLS_MAXWIDTH
= 255,
没有宽度的检查。
鉴于
PLS_INTERVAL
= 81 ，最大脉冲宽度由下式确定：
最大脉冲宽度= （ 2 *
PLS_MAXWIDTH
1 ） * 81 * 4 * 203ns = 65.9μs +
PLS_MAXWIDTH
* 131.5µs
如果对应于脉冲速率，脉冲周期超过所需的脉冲宽度，一个方波， 50 ％负载循环是
产生的。
在CE脉冲输出极性可编程为正或负。脉冲极性可与反转
PLS_INV 。
当此位被设置，脉冲为高电平，而不是更通常的活性低。
CE功能概述
该ADC处理每多路循环中的每通道一个样本。图4示出了样品中1所采取的定时
多路循环。
在一个积聚周期内处理样本的数目是由I / O RAM寄存器控制
PRE_SAMPS
（ 0x2001 [7： 6]）和
SUM_CYCLES
（ 0x2001 [5： 0]）。积分时间对每个输出能量是
PRE_SAMPS
*
SUM_CYCLES
/ 2520.6 ，其中2520.6是采样率[Hz]的
例如，
PRE_SAMPS
= 42和
SUM_CYCLES
= 50将建立每积累周期2100的样品。
PRE_SAMPS
= 100
和
SUM_CYCLES
= 21将导致2100样品或833ms完全相同的积累周期。积累后
循环结束后， XFER_BUSY中断信号到该累积数据可用的MPU 。
页数： 14 101
©2005-2008 Teridian半导体公司
v1.0
TERIDIAN [ TERIDIAN SEMICONDUCTOR CORPORATION ]
