71M6521DE/71M6521FE
电能计量IC
数据表
2008年1月
中断优先级结构
所有中断源合并成组，如表48：
组
0
1
2
3
4
5
外部中断0
定时器0中断
外部中断1
定时器1中断
串行通道0中断
-
串行通道1中断
-
-
-
-
-
表48 ：优先级组
每个组的中断源可以单独地编程为四个优先级中的一个通过设置或清除一个位
特殊功能寄存器IP0和一个在IP1 。如果相同的优先级的请求被同时接收，内部
查询序列按表52确定其请求首先服务。
中断结构的概况给出在图6中。
IEN使能位必须设置为允许任何这些中断的发生。同样，每一个中断都有自己的标志位是由设置
中断的硬件和由MPU的中断处理程序（ 0-5 ）自动复位。 XFER_BUSY和RTC_1SEC ，
这是OR- ED在一起，有自己的允许和标志位除了6中断使能和标志位（见表47 ）
这些中断必须由MPU软件清零。
中断优先级寄存器0 （ IP0 ）
最高位
--
WDTS
IP0.5
IP0.4
IP0.3
IP0.2
IP0.1
最低位
IP0.0
外部中断2
外部中断3
外部中断4
外部中断5
外部中断6
表49 ：中
IP0
注册
注意： WDTS不用于中断控制
中断优先级寄存器1 （ IP1 ）
最高位
-
-
IP1.5
IP1.4
IP1.3
IP1.2
IP1.1
最低位
IP1.0
表50 ：中
IP1
注册：
IP1.x
0
0
1
1
IP0.x
0
1
0
1
优先级
LEVEL0 （最低）
Level1
Level2
3级（最高）
表51 ：优先级别
页数： 34 101
©2005-2008 Teridian半导体公司
v1.0
TERIDIAN [ TERIDIAN SEMICONDUCTOR CORPORATION ]
