71M6521DE/71M6521FE
电能计量IC
数据表
2008年1月
三线EEPROM接口
500kHz的三线接口，采用SDATA ， SCK和DIO引脚CS可用。接口选择与
DIO_EEX=3.
同样的2线
EECTRL
寄存器被使用，除了比特被重新配置，示于表58。当
EECTRL
写，最多8位来自
EEDATA
要么写入EEPROM或读取从EEPROM ，取决于的值
在EECTRL位。
控制
位
7
名字
读/写
描述
等待就绪。如果该位被设置，所述后缘
忙
将被延迟
直到出现上升沿上的数据线。这一点可以在使用
写命令的最后一个字节，以使INT5中断发生
当EEPROM完成其内部写序。该位
忽略，如果成为HiZ = 0 。
声明同时串行数据总线忙。当
忙
比特瀑布，一个INT5
中断发生。
表示SD信号被浮动到高阻抗被立即
在最后一个SCK的上升沿采用。
表明
EEDATA
就是充满了从EEPROM中的数据。
指定要发出的时钟数。允许的值是0
通过8.如果RD = 1 ，数据CNT位将被先读高位，右
正当成的低位
EEDATA 。
在RD = 0时， CNT的比特将被发送
MSB先EEPROM ，移出EEDATA的最高位。如果CNT为零，
SDATA只会服从成为HiZ位。
表58 ：
EECTRL
位3线接口
WFR
W
6
5
4
3-0
忙
成为HiZ
RD
R
W
W
W
CNT [3：0 ]
的时序图如图9至图13描述了3线EEPROM接口行为。所有的命令开始时，
该
EECTRL
寄存器写入。交易开始先加DIO引脚被连接到CS 。多个8位或更少
如通过图13中示于图9的命令，然后经由发送
EECTRL
和
EEDATA 。
当交易
是完成后， CS必须被降低。在读事务结束时， EEPROM将驾驶SDATA ，但将过渡到
成为HiZ （高阻抗）时， CS下降。然后固件应该立即发出带有CNT = 0和成为HiZ = 0为写命令
取SDATA的控制，并将其强制为低阻抗状态。
EECTRL字节写
写 - 没有成为HiZ
SCLK （输出）
SDATA （输出）
SDATA输出Z
忙
（位）
D7
D6
D5
（ LOZ ）
D4
D3
D2
CNT循环（如图6 ）
INT5
图9 ： 3线接口。写命令，成为HiZ = 0 。
v1.0
©2005-2008 Teridian半导体公司
页数： 43 101
TERIDIAN [ TERIDIAN SEMICONDUCTOR CORPORATION ]
