DS_1210F_001
73S1210F数据表
1.2
硬件概述
在单73S1210F智能卡控制器集成了实现所需的所有主要功能模块
一个智能卡阅读器。器件内部包含一个8051兼容微处理器（ MPU ），它执行起来
每个时钟周期一条指令（ 80515 ） ，一个完全集成的ISO 7816标准的智能卡接口，
扩充智能卡接口，串行接口， I 2 C接口， 6× 5小键盘接口，RAM，闪存
存储器和各种I / O引脚。
电源管理电路提供3.3V电压输出（ VDD ，引脚＃ 68）必须连接
到电路的数字核心的电源输入端，引脚＃ 28和40 （它们是在内部不
连接） 。如果外部电路需要3.3V数字电源， VDD输出能力
提供额外的电流。
示出了73S1210F的功能框图。
1.3
1.3.1
80515 MPU内核
80515概述
该73S1210F包括80515 MPU （ 8位， 8051兼容） ，执行于一体的大多数指令
时钟周期。 80515架构消除了冗余总线状态，并实现并行执行
的取指令和执行阶段。通常一个机器周期对准的存储器取指令，因此，最
的1字节的指令在一个周期内执行。这就导致了一个8倍的性能（平均值）
改善（在MIPS计）超过在相同的时钟频率下，其英特尔8051设备。
实际处理器的时钟速度可以被调节到该应用程序的总处理需求
（加密计算，密钥管理，存储器管理，以及I / O管理）使用
XRAM特殊功能寄存器
典型的智能卡，串行，键盘和I2C管理功能可用于主控板作为其一部分
Teridian公司的标准库。一个标准的ANSI “C” 80515 -应用程序编程接口库
可帮助缩短设计周期。参阅
73S12xxF软件用户指南。
1.3.2
存储器组织
80515 MPU内核采用了哈佛结构，具有独立的代码和数据空间。
在80515的存储器组织类似的行业标准8051有三种
存储区：程序存储器（闪存） ，外部数据存储器（ XRAM ） ，以及内部数据存储器
（ IRAM ） 。数据总线的地址空间被分配给的片上存储器，如图表2
表2 ： MPU数据存储器映射
地址
（十六进制）
0000-7FFF
0000-07FF
FC00-FFFF
内存
技术
FL灰内存
静态RAM
外部SFR
内存类型
非挥发
挥发物
挥发物
典型用法
程序性和非易失性数据
MPU数据XRAM
外围控制
内存大小
（字节）
32KB
2KB
1KB
注意： IRAM是内核的一部分，并且被寻址不同。
程序存储器：
80515最多可寻址的程序存储器空间32KB从0x0000到
0xFFFF的。当MPU取指令或执行MOVC操作的程序存储器读取。
复位后， MPU开始从地址0x0000执行程序。该方案的下部
内存包括复位和中断向量。中断向量的间隔为8个字节的间隔，从
从为0x0003 。复位坐落在0x0000 。
闪存：
程序存储器包括闪存。闪速存储器的目的是
主要包括MPU的程序代码。闪存擦除是由一个特定的数据模式写入到发起
修订版1.4
11
TERIDIAN [ TERIDIAN SEMICONDUCTOR CORPORATION ]
