DS_1217F_002
FDReg （3 ：0）
FDReg （7： 4）
73S1217F数据表
F / D注册
FI解码器
预分频器
6位
1/13
ETUCLK
7.38M
ETU分频器
12位
1/744
EDGE
9926
中心
SCSel （ 3：2）
SYNC
SCCLK （ 5:0）
MSCLK
SCSCLK （ 5:0）
MCLK =
96MHz
7.38M
DIV
by
2
3.69M
CLK
PLL
预分频器
6位
1/13
MSCLKE
7.38M
DIV
by
2
默认值
斜体
3.69M
SCLK
图20 ：智能卡CLK和ETU代
有两种，即用于缓冲的发送和接收数据的两个字节的FIFO 。期间T = 0的处理中，如果
是通过在报文接收的73S1217F检测到一个奇偶错误时，错误信号（中断）会
所产生的智能卡。收到的字节将被丢弃，错误的固件通知。
中止的产生和接收字节滴可以在固件控制下被禁用。在
一个字节的传输中，如果一个误差信号（中断）被检测到，最后一个字节被再次重发和
固件通知。重发可以通过固件被禁用。当接收到一个正确的字节，一个
产生中断的固件，然后读取接收FIFO的字节。接收超支
由硬件检测到，并通过一个中断报告。在一个消息的发送，该固件
会写字节到发送FIFO中。硬件将它们发送到智能卡。时的最后字节
消息已被写入，固件将需要设置在该LASTTX位
SFR 。这将
导致插入CRC / LRC硬件，如果在T = 1协议模式。 CRC / LRC生成/检查只
在T = 1的处理提供。固件将需要指示智能功能进入接收模式
这最后的发送数据字节后，如果期望的智能卡的响应。在智能卡的端
对此，固件将把接口放回传输模式下，如果适当。
硬件可以检查以下卡相关的超时：
•
•
•
字符等待时间（ CWT ） 。
块等待时间（ BWT ） 。
最初的等待时间（ IWT ） 。
该固件将加载的等待时间寄存器与在操作模式相应的值
适当的时候。
图21
显示了后卫，块，等待和ATR的时间定义。如果发生超时，
一个将产生中断和固件可以采取适当的恢复措施。支撑件设置
使用字符之间添加额外的保护时间
和
通过使用73S1217F所发送的由73S1217F接收到的最后一个字节，第一个字节之间
除上面描述的协议检查，则固件是
负责所有协议检查和错误恢复。
修订版1.2
83
TERIDIAN [ TERIDIAN SEMICONDUCTOR CORPORATION ]
