THC63LVD1023B_Rev.3.0_E
THC63LVD1023B
160MHz的67Bits LVDS发送器
概述
该THC63LVD1023B发射器的设计suport的
主机和平板之间的单链路传输
显示高达1080p （ 60Hz）的分辨率和双链路
主机和平板之间传输显示最多
1080p(120Hz).
该THC63LVD1023B转换CMOS / TTL的67bits
数据转换成LVDS（低压差分信号）
数据流。发射机可以编程为利培
荷兰国际集团边缘或通过专用引脚下降沿时钟
并支持双沿输入。
在双链路， 160MHz的的发送时钟频率，
的RGB数据67bits以有效速率发送
每个LVDS通道1.12Gbps 。
在异步模式下， THC63LVD1023B有2
独立35Bits变送器。
特点
•
宽点时钟范围适用于电视信号（ 480i-
1080） ，电脑信号（ VGA - QXGA ）
TTL / CMOS输入： 10-160MHz
LVDS输出： 20-160MHz
•
PLL无需外部元件
•
灵活的输入/输出模式
1.单路/双路TTL IN，单/双路LVDS输出
单TTL输入/双路LVDS输出2双沿输入
单TTL输入/双路LVDS输出3.输入端口SW
4.异步
双TTL IN /双路LVDS输出
•
•
•
•
•
•
•
•
时钟边沿选择
3 LVDS数据映射简化了PCB布局。
伪随机模式生成电路
支持低摆幅LVDS低EMI
掉电模式
低功耗，单3.3V CMOS设计
向后兼容THC63LVD1023
144pin LQFP
框图
数据端口1
32
35
并行到串行
5 ）输入端口SW
6 ）交叉点
R1[9:0]
G1[9:0]
B1[9:0]
CONT1 [2： 1]
R2[9:0]
G2[9:0]
B2[9:0]
CONT2 [2： 1]
Hsync1
Vsync1
DE1
Hsync2
Vsync2
DE2
TA1 +/-
TB1 +/-
TC1 +/-
TD1 +/-
TE1 +/-
LVDS输出
Port1
数据端口2
数据格式化
32
6
1 ）解复用器
2 ） MUX
3 ）配送
4 ） DDR
R / F
RS
地图
MODE [ 3：0]
/ PDWN
PRBS
ASYNC
35
并行到串行
TA2 +/-
TB2 +/-
TC2 +/-
TD2 +/-
TE2 +/-
LVDS输出
Port2
TCLK1 +/-
CLKIN1
CLKIN2
MUX
PLL
TCLK2 +/-
（ 20至160MHz ）
发射机时钟IN
（ 10至160MHz ）
©2011祢电子公司
1/26
祢电子公司
THINE [ THINE ELECTRONICS, INC. ]
