THC63LVD823_Rev2.0
THC63LVD823
单人（为135MHz ） /双（ 170MHz的）链接LVDS发送器的SXGA / SXGA + / UXGA
概述
该THC63LVD823发射器被设计成支持
主机和平板之间的单链路传输
显示高达SXGA +的分辨率和双链路传输
主机和平板之间的任务显示最多
UXGA分辨率。
该THC63LVD823转换CMOS / TTL的48bits
数据转换成LVDS（低压差分信号）
数据流。发射机可以编程为利培
荷兰国际集团边缘或通过专用引脚下降沿的时钟。
在单链路中，发送时钟频率
为135MHz ，将RGB数据48bits在一个传输
每个LVDS通道945Mbps的效率。利用
为135MHz的时钟，数据吞吐量是472Mbytes每
第二个。
在双链路， 85MHz的的传输时钟频率，
的RGB数据48bits以有效速率发送
每个LVDS通道595Mbps 。使用85MHz的时钟，
的数据吞吐量是每秒595Mbytes 。
特点
•
宽点时钟范围： 25-135MHz适合VGA ，
SVGA ， XGA ， SXGA ， SXGA +和UXGA
•
PLL无需外部元件
•
支持双链路，双列（ TTL ） /双出
（LVDS ）象素高达170MHz的点时钟为UXGA
•
支持单通道，双列（ TTL ） /单出
•
•
•
•
•
•
•
（ LVDS ），像素高达为135MHz点时钟为SXGA +
支持单链路，单在（ TTL ） /单出
（ LVDS ），像素高达85MHz的点时钟为XGA
时钟边沿选择
支持低摆幅LVDS低EMI
掉电模式
低功耗，单3.3V CMOS设计
100PIN TQFP
THC63LVDM83R兼容
框图
CMOS / TTL输入
8
MUX
8
8
8
8
8
并行到串行
LVDS输出
RED1
第一个数据
GREEN1
BLUE1
TA1 +/-
TB1 +/-
TC1 +/-
TD1 +/-
TCLK1 +/-
（ 25为135MHz ）
第一个链接
HSYNC
VSYNC
DE
TA2 +/-
并行到串行
8
8
8
TB2 +/-
TC2 +/-
TD2 +/-
TCLK2 +/-
（ 25〜 85MHz的）
第二个链接
RED2
第二个数据
GREEN2
BLUE2
发射机时钟IN
（ 25〜 85MHz的）
R / F
/ PDWN
PLL
版权所有Copyright 2000-2003祢电子， Inc.保留所有权利
1
祢电子公司
THINE [ THINE ELECTRONICS, INC. ]
