tm
TE
CH
初步T14L1024A
SRAM
特点
•
快速地址访问时间： 10月12日/ 15ns的
•
单3.3V ± 0.3V电源
•
低功耗：一百○五分之一百一/ 100毫安
•
TTL I / O兼容
•
2.0V数据保持方式
•
取消时自动断电
•
可用的软件包：
32引脚300密耳DIP / SOJ & 32引脚SOP / TSOP -I
•
工业标准引脚分配
128K ×8 HIGH SPEED
CMOS静态RAM
概述
该T14L1024A是一兆密度，快
静态随机存取存储器组织为131072
字由8位。它是专为高使用
性能
存储器的应用，如主要
存储器存储和高速通信
缓冲区。采用高性能CMOS制造
技术，访问时间下降到10ns的得以实现。
内存扩展通过银行很容易
使用该芯片使能引脚来实现
CE1
和
CE2 。这个装置被封装在一个标准的32针
300万DIP / SOJ和32引脚SOP / TSOP -I 。
框图
VCC
VSS
A0
.
.
.
.
A16
CE1
CE2
数据I / O
WE
OE
CORE
ARRAY
引脚配置
NC
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
I/O0
I/O1
I/O2
VSS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
VCC
A11
CE2
WE
A12
A13
A14
A15
OE
A16
CE1
I/O7
I/O6
I/O5
I/O4
I/O3
解码器
DIP
/
SOJ
/
SOP
28
27
26
25
24
23
22
21
20
19
18
17
I/O0
.
.
.
I/O7
引脚说明
符号
A0 - A16
I / O0 - I / O7
/CE1,CE2
/ WE
/ OE
VCC
VSS
描述
地址输入
数据输入/输出
片选输入
写使能
OUTPUT ENABLE
电源
地
A15
A14
A13
A12
WE
CE2
A11
VCC
NC
A10
A9
A8
A7
A6
A5
A4
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
TSOP -I
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
OE
A16
CE1
I/O7
I/O6
I/O5
I/O4
I/O3
VSS
I/O2
I/O1
I/O0
A0
A1
A2
A3
型号示例
包
速度
T14L1024A-10J
SOJ 300MIL
10ns
T14L1024A - 10P TSOP -I 8x13.4mm为10ns
T14L1024A-10H
TSOP -I 8x20mm为10ns
T14L1024A-10N
DIP 300MIL
10ns
T14L1024A-10D
SOP
10ns
TM技术，公司保留权利
改变产品或规格，恕不另行通知。
P. 1
出版日期：九月2002年
修订： 0.F
TMT [ TAIWAN MEMORY TECHNOLOGY ]
