tm
TE
CH
T2316405A
初步T2316407A
DRAM
特点
•
行业标准×4引脚和时序
功能
•
电源： 2.6V T2316405A （ ± 0.2V ）
T2316407A 3.3V （ ± 0.3V ）
•
所有器件引脚均与TTL兼容。
•
2048周期刷新32毫秒。
•
刷新模式：仅RAS ， CAS前
RAS （ CBR）和隐藏。
•
扩展数据输出（ EDO ）页模式
访问周期。
4M ×4动态RAM
EDO页模式
GRNERAL描述
该T2316405A和T2316407A是随机
访问固态存储器包含16777216
组织在×4配置位。它提供了快速
页面模式，扩展数据输出（ EDO ） 。
在读或写周期，每个周期的4
存储位（ 1位每个I / O）是唯一解决
通过22位地址，其输入11
位（ A0- A10）的时间。 RAS锁存第11
位和CAS锁存器，后者为11位。
一个读或写周期所选的W
第i个
在WE输入。关于我们使然逻辑高
READ模式，而逻辑低电平WE使然
写模式。在写周期，数据-in是
通过的下降沿锁存
WE
or
CAS
,
为准过去。当我们变低之前
to
CAS
变低（早期写周期），则
J
S
输出引脚保持开放（高阻） ，直到下一个
CAS周期。
后写入或读 - 修改 - 写操作。
当
WE
后下降
CAS
拍摄LOW （晚
写周期） 。 OE必须采取HIGH禁用
在数据输出之前，将输入的数据。
四个数据输入和四个数据输出
使用通用I / O和引脚通过四个引脚路由
方向由WE和OE控制。
选项
定时
为50ns （对于T2316407A只）
60ns的（对于T2316407A只）
为70ns （对于T2316407A只）
为100ns （对于T2316405A只）
包
24分之26引脚SOJ
24分之26针TSOP -II
记号
-50
-60
-70
-10
管脚配置（
顶视图）
VCC
I/O1
I/O2
WE
RAS
NC
A10
A0
A1
A2
A3
VCC
1
2
3
4
5
6
8
9
10
11
12
13
SOJ
＆放大器;
TSOP -II
26
25
24
23
22
21
19
18
17
16
15
14
VSS
I/O4
I/O3
CAS
OE
A9
A8
A7
A6
A5
A4
VSS
台湾记忆体技术，公司保留权利
P. 1
改变产品或规格，恕不另行通知。
出版日期： 2001年4月
修订： 0.B
TMT [ TAIWAN MEMORY TECHNOLOGY ]
