T
R
I
Q
U
I
N
T
性S E M I C 0 N D ü （C T） Ø R， I N以下。
TQ2061
图1.引脚排列图
TESTIN
REFCLK
高频
时钟发生器
4
GND
GND
NC
6
11
10
NC
9
8
7
VDD
NC
TEST1
TEST2
NC
NC
GND
NC
5
12
相
NC
NC
NC
13
14
15
16
17
18
19
20
21
控制
VCO
÷
20
特点
•
输出频率范围：
500 MHz至700 MHz的
•
一个差分PECL的输出：
600毫伏（分钟）挥杆
•
共模电压：
V
DD
-1.2 V（最大值） ，
V
DD
-1.6 V（分钟）
•
期初期间输出抖动：
25 ps的峰 - 峰值（典型值）
70 ps的峰 - 峰值（最大值）的
•
参考时钟输入：
25 MHz至35 MHz的TTL电平
晶体振荡器
•
自包含环路滤波器
•
可选200
Ω
下拉
电阻器适用于交流耦合输出
•
+ 5V电源
•
28引脚J形引脚表面贴装
包
•
非常适用于基于DEC设计
的Alpha AXP
™
处理器
MUX
3
2
MUX
1
NC
28
NC
27
NC
26
22
23
24
25
AGND
EVDD
PDR2
QN
PDR1
GND
Q
TriQuint的TQ2061是一个高频时钟发生器。它采用了25 MHz的
到35 MHz的TTL输入，以产生一个500兆赫至700兆赫的PECL输出。该
TQ2061具有完全独立的锁相环（PLL）的运行
在500兆赫到700兆赫。这种稳定的PLL允许一个低潮期，以期
70 ps的（最大）输出抖动，使55％的紧占空比控制到
45％ （最坏情况） 。
该TQ2061提供可选的200欧姆片上下拉电阻其中
是有用的，如果在输出交流耦合到该装置的驱动。为了
使用这些电阻，引脚20 （ PDR2 ）应连接到引脚21 （ QN ） ，
和引脚23 （ PDR1 ）应连接到引脚22 （ Q） 。
芯片上的各种测试模式，通过简化调试和系统测试
减慢时钟输出或通过绕过锁相环。
有关其他信息和最新的规格，请参阅我们的网站：
www.triquint.com
1
系统定时
制品
TRIQUINT [ TRIQUINT SEMICONDUCTOR ]
