CD - 700 ，基于VCXO的PLL
V
DD
−π
V
d
V
DD
/2
0
+π
相对的
相位（ θ
e
)
0V
增益斜率= V
DD
/ 2π
图5.开环鉴相器传输曲线
恢复的时钟，数据校准输出
在CD- 700被设计为从NRZ数据信号中恢复嵌入的时钟和一个数据重新定时它
格局。在本申请中， VCXO的频率是完全一样的频率作为NRZ数据速率和
输出被带下引脚9 （ RCLK ）和引脚10 （ RDATA ） 。根据锁定的情况下，落下的边缘
RCLK集中在RDATA格局。此外，还有DATAIN和之间的1.5个时钟周期的延迟
RDATA 。图6示出了DATAIN ， CLKIN ， RDATA和RCLK之间的关系。
DATA IN
DATAIN
CLOCK IN
CLKIN
数据恢复
RDATA
恢复时钟
RCLK
Data1
为NRZ数据图6.时钟和数据时序关系
其他的RZ编码方案如曼彻斯特或AMI可以通过使用CD- 700在被accomodated
波特率的两倍。
信号， LOS和失去感到损失
在LOS电路提供输出报警标志时DATAIN输入信号丢失。 LOS输出为
常为逻辑低和设定一个逻辑后CLKIN的256个连续的时钟周期，没有高
检测DATAIN转变。这个信号可用于任一标志外部报警电路和/或驱动
CD - 700的失去感到投入。当失去感到被设定为逻辑高时， VCXO的控制电压（引脚16 ）被切换
一个内部电压，该电压设置OUT1和OUT2到中心频率+/- 75ppm 。此外，自动LOS
关闭所述运算放大器的反馈，这意味着该运算放大器是一个单位增益缓冲器而会产生一个直流电压
等于+运算放大器的电压（引脚15） ，通常是V
DD
/2.
威克国际267洛厄尔路，哈德森NH 03051-4916
第14页5
联系电话： 1-88 - VECTRON - 1
•
网址：
www.vectron.com
启： 06Apr08
VECTRON [ Vectron International, Inc ]
