Vitesse公司
半导体公司
数据表
VSC8116
封装引脚说明
信号
RESET
LOOPTIM0
CMUFREQSEL
VDD
TXDATAOUT +
TXDATAOUT-
N / C
RxCLKIN +
RxCLKIN-
VDD
OOF
N / C
RXDATAIN +
RXDATAIN-
VDD
N / C
N / C
VDD
RXOUT0
RXOUT1
VSS
RXOUT2
RXOUT3
RXOUT4
RXOUT5
RXOUT6
RXOUT7
VSS
RXLSCKOUT
FP
VDD
N / C
LOSTTL
VDD
VSS
REFCLK
VSSA
ATM / SONET / SDH 622 /为155Mb / s的收发器
复用/解复用，集成时钟发生器
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
I / O
I
I
I
P
O
O
-
I
I
P
I
-
I
I
P
-
-
P
O
O
P
O
O
O
O
O
O
P
O
O
P
-
I
P
P
I
P
水平
TTL
TTL
TTL
+3.3V
PECL
PECL
-
PECL
PECL
+3.3V
TTL
-
PECL
PECL
+3.3V
-
-
+3.3V
TTL
TTL
GND
TTL
TTL
TTL
TTL
TTL
TTL
GND
TTL
TTL
+3.3V
-
TTL
+3.3V
GND
TTL
GND
引脚说明
复位帧检测，分频器，控制;高电平有效
启用环路定时操作;高电平有效
参考时钟频率选择，请参考表2
+ 3.3V电源
发送输出，高速差分数据+
发送输出，高速差分数据 -
无连接
接收高速差分时钟输入+
接收高速差分时钟输入 -
+ 3.3V电源
出帧;帧检测开始与高水平
无连接
接收高速差分数据输入+
接收高速差分数据输入 -
+ 3.3V电源
无连接
无连接
+ 3.3V电源
接收输出数据位0
接收输出数据位1
地
接收输出数据位2
接收输出数据位3
接收输出数据位4
接收输出的数据位5
接收输出数据位6
接收输出数据位7
地
接收字节时钟输出
帧检测脉冲
+ 3.3V电源
无连接
信号控制损失 - TTL输入;低电平有效
+ 3.3V电源
地
参考时钟输入，请参考表2
模拟地（ CMU ）
G52220-0 ，版本4.1
1/8/00
©
Vitesse公司
半导体公司
741卡莱普莱诺，卡马里奥，CA 93012 • 805 / 388-3700 •传真： 805 / 987-5896
第13页
VITESSE [ VITESSE SEMICONDUCTOR CORPORATION ]
