VIS
Pin Configuration
VG3617161ET
1,048,576 x 16 - Bit
CMOS Synchronous Dynamic RAM
50-Pin Plastic TSOP(II)(400 mil)
V
DD
DQ0
DQ1
1
2
3
4
5
6
7
50
49
48
47
46
45
44
V
SS
DQ15
DQ14
V
SSQ
DQ2
DQ3
V
SSQ
DQ13
DQ12
V
DDQ
DQ4
DQ5
V
DDQ
DQ11
DQ10
VG3617161ET
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
V
SSQ
DQ6
DQ7
V
SSQ
DQ9
DQ8
V
DDQ
LDQM
WE
CAS
RAS
CS
(BS)A
11
A
10
A
0
A
1
A
2
A
3
V
DD
V
DDQ
NC
UDQM
CLK
CKE
NC
A9
A8
A7
A6
A5
A4
V
SS
Pin Description
(VG3617161ET)
Pin Name
A0-A11
Function
Address inputs
- Row address
A0-A10
- Column address A0-A7
A11: Bank select
Data-in/data-out
Row address strobe
Column address strobe
Write enable
Ground
Power
Pin Name
LDQM,
UDQM
Function
Lower DQ mask enable and
Upper DQ mask enable
DQ0~DQ15
RAS
CAS
WE
V
SS
V
DD
CLK
CKE
CS
V
DDQ
V
SSQ
Clock input
Clock enable
Chip select
Supply voltage for DQ
Ground for DQ
Document:1G5-0189
Rev.1
Page 2
VML [ VANGUARD INTERNATIONAL SEMICONDUCTOR ]
