怀特电子设计
8兆字节同步/同步连拍，双DIMM关键
特点
4x256Kx72同步，同步突发
流通结构
通过MODE引脚线性和连续爆发支持
时钟控制注册模块使能（ EM ＃ ）
时钟控制注册的银行启用（ E1 ＃ ， E2 ＃ ，
E3#, E4#)
时钟控制字节写模式使能（ BWE ＃ ）
时钟控制字节写使能（ BW 1 ＃ - BW8 ＃ ）
时钟控制注册地址
时钟控制的注册全局写（ GW ＃ ）
Aysnchronous输出使能（G ＃ ）
内部自定时写
个别银行休眠模式启用（ ZZ
1
, ZZ
2
, ZZ
3
, ZZ
4
)
黄金无铅封装
3.3V + 10 ％ ， - 5 ％工作
访问速度（ S） ： TKHQV = 9 ， 10 ， 12 ，为15ns
通用数据的I / O
高电容（ 30pF的）驱动器，额定访问速度
单总阵列时钟
多Vcc和GND
EDI2CG472256V
高级*
描述
该EDI2CG472256VxxD2是一个同步/同步
突发SRAM ， 84位双密钥;双高DIMM （ 168
联系方式）模块，组织成4x256Kx72 。模块
包含16个同步脉冲RAM器件，
包装行业标准的JEDEC 14mmx20mm
TQFP放置在一个多层的FR4基板。该模块
体系结构被定义为一个同步/同步突发，液流 -
通过与用于线性或连续突发的支持。
该模块提供高性能， 2-1-1-1访问
在突发模式下使用，用作同步时，只
模式，提供了一个高性能的成本优势
BiCMOS工艺aysnchronous器件结构。
同步操作只有通过打包进行
ADSC ＃低，和ADSP ＃ / ADV ＃高，这为
超快会访问读取模式，同时为
内部自定时早期写道。
同步/同步突发操作有关
向外部提供时钟，注册地址，
注册全局写，注册启用，以及
异步输出使能。该模块已
德网络定义具有完全的灵活性，它允许独立控制
每一个8个字节，以及在这两个四词
读取和写入操作。
*本产品正在开发中，是不是对外贸易资质网络编辑或特点，并须
更改或取消，恕不另行通知。
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
1999年7月
REV 1
1
怀特电子设计公司• （ 602 ） 437-1520 •www.wedc.com
WEDC [ WHITE ELECTRONIC DESIGNS CORPORATION ]
