怀特电子设计
EDI8F32128C
128KX32静态RAM CMOS ，高速模块
特点
128Kx32位CMOS静态
随机存取存储器
访问次数： 15 ， 20 ，和为25ns
单个字节的选择
完全静态的，并没有时钟
TTL兼容的I / O
单+ 5V （ ± 10 ％ ）电源供电
JEDEC标准高密度封装
引脚配置
64引脚ZIP ， 85号
•高度： 13.97 （ 0.550" ）
64引脚SIMM ， 333号
•高度： 15.62 （ 0.615" ）
常见的数据输入和输出
描述
该EDI8F32128C是一种高速4Mb的静态RAM
模块由32位组织为128K字。这个模块是
从四个128Kx8静态RAM，在SOJ封装构造
对环氧树脂层压板（ FR4 ）板。
四个芯片使能（ E 0 ＃ - E3 ＃ ）用于独立地
使4个字节。读或写可以执行
对单个字节或多个字节的任意组合
通过正确使用选择的。
该EDI8F32128C提供64引脚ZIP / SIMM包
这使得存储器8兆比特被放置在
不到1.4平方英寸的电路板空间。
所有的输入和输出为TTL兼容的，并从运营
5V单电源。完全异步电路不需要
时钟或刷新操作，并提供了平等的机会
和周期时间的易用性。
该ZIP和SIMM模块包含两个引脚， PD1
和PD2 ，它被用来识别模块存储器
密度的应用中备用模块可
互换。
图。 1 - 引脚配置和框图
PD0
DQ0
DQ1
DQ2
DQ3
V
CC
A7
A8
A9
DQ4
DQ5
DQ6
DQ7
W#
A14
E0#
E2#
A16
V
SS
DQ16
DQ17
DQ18
DQ19
A10
A11
A12
A13
DQ20
DQ21
DQ22
DQ23
V
SS
2
4
6
8
10
12
14
16
18
20
22
24
26
28
30
32
34
36
38
40
42
44
46
48
50
52
54
56
58
60
62
64
1
3
5
7
9
11
13
15
17
19
21
23
25
27
29
31
33
35
37
39
41
43
45
47
49
51
53
55
57
59
61
63
V
SS
PD1
DQ8
DQ9
DQ10
DQ11
A0
A1
A2
DQ12
DQ13
DQ14
DQ15
V
SS
A15
E1#
E3#
NC
G#
DQ24
DQ25
DQ26
DQ27
A3
A4
A5
V
CC
A6
DQ28
DQ29
DQ30
DQ31
引脚名称
AØ-A16
EØ#-E3#
W#
G#
DQØ-DQ31
V
CC
V
SS
地址输入
芯片使
写入启用
OUTPUT ENABLE
常见的数据输入/输出
电源（+ 5V± 10％）的
地
框图
A0 - A17
W#
G#
128Kx8
E0#
128Kx8
E1#
128Kx8
E2#
128Kx8
E3#
DQ24-31
DQ16-23
DQ8-15
DQ0-7
PD0 =打开
PD1 =打开
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
2006年5月
第1版
1
怀特电子设计公司• （ 602 ） 437-1520 •www.wedc.com
WEDC [ WHITE ELECTRONIC DESIGNS CORPORATION ]
