怀特电子设计
1Mx36同步管道突发NBL SRAM
特点
快速的时钟速度： 166 ， 150 ， 133和100MHz的
快速访问次数：为3.5ns ， 3.8ns ， 4.2ns ， 5.0ns和
快速OE ＃访问时间：为3.5ns ， 3.8ns ， 4.2ns ，和
5.0ns
单+ 3.3V ± 5 ％电源（V
CC
)
贪睡模式，可降低待机功耗
单个字节写入控制
时钟控制和注册地址，数据
I / O和控制信号
突发控制（交错或线性突发）
包装：
•
119焊球BGA封装
低电容总线负载
本产品如有更改，恕不另行通知。
WED2ZL361MV
描述
该WEDC SyncBurst - SRAM系列采用高
这是捏造的速度，低功耗CMOS设计
用先进的CMOS工艺。 WEDC ？的32Mb的
SyncBurst的SRAM集成两个1M ×18的SRAM成
单一BGA封装内提供1M ×36 CON组fi guration 。所有
同步输入都会通过由控制寄存器
的正边沿触发的单时钟输入（CLK） 。该
NBL或无总线延迟内存利用所有带宽
在操作周期的任意组合。地址，数据
输入和输出以外的所有控制信号使能和
线性脉冲串顺序被同步至输入时钟。爆
为了控制必须捆绑“高还是低。 ”异步
输入包括所述睡眠模式启动（ ZZ） 。输出使能
控制在任意给定时刻的输出。写周期
内部自定时发起的上升沿
时钟输入。这个特性消除了复杂的片写
脉冲产生和提供增强的时序灵活性
即将到来的信号。
图1 - 引脚配置
（ TOP VIEW ）
1
V
CC
SA
NC
DQC
DQC
V
CC
DQC
DQC
V
CC
DQD
DQD
V
CC
DQD
DQD
NC
NC
V
CC
2
SA
CE2
SA
DQPc
DQC
DQC
DQC
DQC
V
CC
DQD
DQD
DQD
DQD
DQPd
SA
NC
NC
3
SA
SA
SA
V
SS
V
SS
V
SS
BW
C
#
V
SS
NC
V
SS
BW
D
#
V
SS
V
SS
V
SS
LBO
SA
NC
4
SA
ADV ＃
VCC
NC
CE
1
#
OE ＃
SA
WE＃
V
CC
CLK
NC
CKE ＃
SA1
SA0
V
CC
SA
NC
5
SA
SA
SA
V
SS
V
SS
V
SS
BW
B
#
V
SS
NC
V
SS
BW
A
#
V
SS
V
SS
V
SS
NC
SA
NC
6
SA
CE
2
#
SA
DQPb
DQB
DQB
DQB
DQB
V
CC
DQA
DQA
DQA
DQA
DQPa
SA
NC
NC
7
V
CC
NC
NC
DQB
DQB
V
CC
DQB
DQB
V
CC
DQA
DQA
V
CC
DQA
DQA
NC
ZZ
V
CC
框图
BWC ＃
BWD ＃
BWB ＃
BWA ＃
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
1M ×18
CLK
CKE ＃
ADV ＃
LBO ＃
CE1#
CE2
CE2#
OE ＃
WE＃
ZZ
CLK
CKE ＃
ADV ＃
LBO ＃
CS1#
CS2
CS2#
OE ＃
WE＃
ZZ
CLK
CKE ＃
ADV ＃
LBO ＃
CS1#
CS2
CS2#
OE ＃
WE＃
ZZ
1M ×18
地址总线
（ SA
0
- SA
19
)
DQC ， DQD
DQPc ， DQPd
DQA ， DQB
DQPa ， DQPb
DQA - DQD
DQPa - DQPd
2004年6月
第3版
1
怀特电子设计公司• （ 602 ） 437-1520 •www.wedc.com
WEDC [ WHITE ELECTRONIC DESIGNS CORPORATION ]
