欢迎访问ic37.com |
会员登录 免费注册
发布采购

WED2ZLRSP01S42BI 参数 Datasheet PDF下载

WED2ZLRSP01S42BI图片预览
型号: WED2ZLRSP01S42BI
PDF下载: 下载PDF文件 查看货源
内容描述: 512K ×32 / 256K ×32双阵列同步管道突发式SRAM NBL [512K x 32/256K x 32 Dual Array Synchronous Pipeline Burst NBL SRAM]
分类和应用: 静态存储器
文件页数/大小: 13 页 / 350 K
品牌: WEDC [ WHITE ELECTRONIC DESIGNS CORPORATION ]
 浏览型号WED2ZLRSP01S42BI的Datasheet PDF文件第2页浏览型号WED2ZLRSP01S42BI的Datasheet PDF文件第3页浏览型号WED2ZLRSP01S42BI的Datasheet PDF文件第4页浏览型号WED2ZLRSP01S42BI的Datasheet PDF文件第5页浏览型号WED2ZLRSP01S42BI的Datasheet PDF文件第6页浏览型号WED2ZLRSP01S42BI的Datasheet PDF文件第7页浏览型号WED2ZLRSP01S42BI的Datasheet PDF文件第8页浏览型号WED2ZLRSP01S42BI的Datasheet PDF文件第9页  
怀特电子设计
512K ×32 / 256K ×32双阵列
同步管道突发NBL SRAM
特点
快速的时钟速度: 166 , 150 , 133和100MHz的
快速访问次数:为3.5ns , 3.8ns , 4.2ns , 5.0ns和
快速OE #访问时间:为3.5ns , 3.8ns , 4.2ns ,和
5.0ns
单+ 2.5V ± 5 %电源(V
CC
)
贪睡模式,可降低待机功耗
单个字节写入控制
时钟控制和注册地址,数据
I / O和控制信号
突发控制(交错或线性突发)
包装:
209焊球BGA封装
低电容总线负载
WED2ZLRSP01S
描述
该WED2ZLRSP01S ,双独立阵列, NBL-
SSRAM器件采用高速,低功耗CMOS
硅和采用先进的CMOS工艺制造。
WEDC的24MB ,同步突发SRAM的MCP集成了两个
完全独立的阵列中,网络首先组织为512K X
32 ,第二一个256K ×32 。
所有同步输入都会通过控制寄存器
由正边沿触发的每个阵列,单个的时钟输入。
在NBL或无总线延迟内存提供了100 %的总线
utilizaton ,没有损失的循环引起的变化在模态
操作(写读/读写) 。除了所有输入
异步输出使能和突发模式控制
在时钟的正或上升沿同步。
突发为了控制必须连接高电平或低电平,写
周期是内部自定时,和写入启动了
时钟的上升边缘。此功能省去了
对于复杂的芯片外的写脉冲的产生,并证明
增加计时灵活性的输入信号。
引脚配置
( TOP VIEW )
1
VSS
NC
A_ADR
A_ADR
A_ADR
A_ADR
A_ADR
NC
VSS
VSS
VSS
NC
B_ADR
B_ADR
B_ADR
B_ADR
B_ADR
NC
VSS
2
A_DATb
0
A_DATb
4
A_ADR
VSS
A_CK
VSS
A_ADR
A_DATc
0
A_DATc
4
VSS
B_DATb
0
B_DATb
4
B_ADR
VSS
B_CK
VSS
NC
B_DATc
4
B_DATc
0
3
A_DATb
1
A_DATb
5
A_OE #
A_CKE #
A_GWE #
答: CS
2
#
答: CS
1
#
A_DATc
1
A_DATc
5
VSS
B_DATb
1
B_DATb
5
B_OE #
B_CKE #
B_GWE #
B_CS
2
#
B_CS
1
#
B_DATc
5
B_DATc
1
4
A_DATb
2
A_DATb
6
A_ADV
VCC
VCC
VCC
答: CS
2
A_DATc
2
A_DATc
6
VSS
B_DATb
2
B_DATb
6
B_ADV
VCC
VCC
VCC
B_CS
2
B_DATc
6
B_DATc
2
5
A_DATb
3
A_DATb
7
A_BWEb
VCC
VCC
VCC
A_BWEc
A_DATc
3
A_DATc
7
VSS
B_DAT
3
B_DAT
7
B_BWEb
VCC
VCC
VCC
B_BWE
c
B_DATc
7
B_DATc
3
6
VSS
VSS
VSS
VCC
VCC
VCC
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VCC
VCC
VCC
VSS
VSS
VSS
7
A_DATA
0
A_DATA
4
A_BWEa
VCC
VCC
VCC
A_BWEd
A_DATd
0
A_DATd
4
VSS
B_DATA
0
B_DATA
4
B_BWEa
VCC
VCC
VCC
B_BWEd
B_DATd
4
B_DATd
0
8
A_DATA
1
A_DATA
5
A_ZZ
VCC
VCC
VCC
A_LBO #
A_DATd
1
A_DATd
5
VSS
B_DATA
1
B_DATA
5
B_ZZ
VCC
VCC
VCC
B_LBO #
B_DATd
5
B_DATd
1
9
A_DATA
2
A_DATA
6
A_ADR
VCC
VCC
VCC
A_ADR
A_DATd
2
A_DATd
6
VSS
B_DATA
2
B_DATA
6
B_ADR
VCC
VCC
VCC
B_ADR
B_DATd
6
B_DATd
2
10
A_DATA
3
A_DATA
7
A_ADR
A_ADR
A_ADR
1
A_ADR
A_ADR
A_DATd
3
A_DATd
7
VSS
B_DATA
3
B_DATA
7
B_ADR
B_ADR
B_ADR
1
B_ADR
B_ADR
B_DATd
7
B_DATd
3
11
VSS
NC
A_ADR
A_ADR
A_ADR
0
A_ADR
A_ADR
NC
VSS
VSS
VSS
NC
B_ADR
B_ADR
B_ADR
0
B_ADR
B_ADR
NC
VSS
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
W
怀特电子设计公司保留更改产品或特定网络阳离子,恕不另行通知。
2002年4月,
第0版
1
怀特电子设计公司• ( 602 ) 437-1520 •www.wedc.com