怀特电子设计
表1： L2CR位设置
位
0
名字
L2E
功能
WED3C7410E16M-XBX
L2启用。使二级高速缓存操作（包括监听）开始下一个事务的L2高速缓存单元接收。
在启用二级缓存，二级时钟必须CON连接通过L2CR [ 2CLK ]和L2 DLL gured必须稳定。所有其他
L2CR位必须进行适当的设置。 L2高速缓存可能需要全局失效。
L2数据的奇偶校验启用。启用奇偶产生和校验的L2数据RAM接口。禁用时，
产生奇偶校验永远是零。 L2奇偶校验是由WEDC的WED3C7410E16M - XBX支持，但依赖于应用程序。
L2的大小，应根据私有内存设置的大小设置。总的SRAM空间为2M字节（ 256Kx72 ） 。见L2
缓存/私有内存CON连接gurations表中，摩托罗拉的用户手册。
L2时钟比率（核心到L2分频器） 。特定网络上课基于从核心时钟频率的时钟分频比的
的L2数据RAM接口是在运行。当这些位被清除时， L 2时钟停止，并且片上DLL为L2的
端口被禁用。为非零值时，处理器将生成的L2时钟和片上DLL被启用。二级后
时钟比选择，DLL必须稳定L2接口可以启用之前。将得到的二级时钟频率不能
大于60倍的总线接口的时钟频率要慢。
000 L2时钟和DLL禁用
001
÷
1
010
÷
1.5
011
÷
3.5
100
÷
2
101
÷
2.5
110
÷
3
111
÷
4
L2 RAM型精读科幻居雷什的L2内存接口采用同步SRAM的类型：
•流水线（寄存器 - 寄存器）同步突发静态存储器，在时钟的地址和时钟数据出
7410不爆的数据到L2高速缓存，它会生成一个地址为每个访问。
10 ：流水线（寄存器 - 寄存器）同步突发SRAM - 设置为WED3C7410E16M - XBX
只有L2数据。在L2高速缓存设置此位enablesÚdata只操作。当此位被置位，从L1只交易
数据高速缓冲存储器可被高速缓存在L2高速缓存。 L1指令高速缓存操作会被服务的指令已地址
在L2高速缓存;然而，二级缓存不会重载的L1指令高速缓存未命中。请注意，设置两个L2DO和
L2IO有效地锁定二级缓存。
L2全局无效。设置L2I L2缓存全局通过清除L2状态位无效。该位不能被置
L2高速缓存被启用。看
摩托罗拉的用户手册， L2无效宣告请求程序。
L2 RAM控制（ ZZ启用） 。设置L2CTL将使能L2ZZ （低功耗模式）的自动操作信号，用于缓存
的RAM 。休眠模式是由WED3C7410E16M - XBX支持。虽然L2CTL是断言， L2ZZ时自动断言
该器件进入打盹或睡眠模式和自动否定时，器件退出打盹或睡眠模式。这一点不应该
当设备处于休眠模式和侦听是通过QACK的取消断言来进行设定。
L2直写。设置L2WT选择写模式（而不是默认的回写模式），这样所有写入L2
高速缓存也通过写至系统总线。对于这些写操作，二级缓存条目将始终标记为干净（价值unmodi网络版）
而不是脏（价值莫迪网络版） 。之后的二级缓存被启用为先前作案网络版，该位绝不能断言
线可以说得到清洁（价值unmodi网络版）正常工作期间。
L2的测试支持。设置L2TS导致从而导致的DCBF L1数据高速缓存的高速缓存块推
和
dcbst
指示要写入只到L2高速缓存和标记为有效的，而不是仅被写入到系统总线和标记
在命中的情况下的二级缓存无效。该位允许
DCBZ / DCBF
要与L1高速缓存中使用的指令序列使能
以很容易地初始化L2高速缓存和任何地址和数据信息。该位也保持
被DCBZ说明
广播系统上，并从被写入到系统总线单击败在L2高速缓存未命中商店。
L2输出保持。这些位精读音响gure输出保持时间为地址，数据和控制驱动到L2的数据RAM中的信号。
01 ： 0.8ns保持时间 - 设置为WED3C7410E16M - XBX
1
2–3
4–6
L2PE
L2SIZ
L2CLK
7–8
L2RAM
9
L2DO
10
L2I
11
L2CTL
12
L2WT
13
L2TS
14–15
L2OH
2006年5月
9牧师
9
怀特电子设计公司• （ 602 ） 437-1520 •www.wedc.com
WEDC [ WHITE ELECTRONIC DESIGNS CORPORATION ]
