怀特电子设计
128MB - 16Mx64 SDRAM UNBUFFERED
特点
突发模式工作
自动和自刷新功能
LVTTL兼容的输入和输出
串行存在检测与EEPROM
完全同步:所有信号记录在正
在系统时钟的边沿
可编程突发长度: 1 , 2 , 4 , 8或整页
3.3伏
±
0.3V电源
168针DIMM的JEDEC
WED3DG6419V-D2
描述
该WED3DG6419V是16Mx64同步DRAM模块,
由16 8Mx8 SDRAM组件TSOP II封装
在一个8引脚TSSOP封装,用于串行压力,一个2K EEPROM
EnCE的检测而被安装在168针DIMM多层FR4
基材。
*本产品如有变更,恕不另行通知。
引脚配置(正面/背面)
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
前
V
SS
DQ0
DQ1
DQ2
DQ3
V
CC
DQ4
DQ5
DQ6
DQ7
DQ8
V
SS
DQ9
DQ10
DQ11
DQ12
DQ13
V
CC
DQ14
DQ15
*CB0
*CB1
V
SS
NC
NC
V
CC
WE#
DQM0
针
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
前
DQM1
CS0#
DNU
V
SS
A0
A2
A4
A6
A8
A10/AP
BA1
V
CC
V
CC
CLK0
V
SS
DNU
CS2#
DQM2
DQM3
DNU
V
CC
NC
NC
*CB2
*CB3
V
SS
DQ16
DQ17
针
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
前
DQ18
DQ19
V
CC
DQ20
NC
*V
REF
CKE1
V
SS
DQ21
DQ22
DQ23
V
SS
DQ24
DQ25
DQ26
DQ27
V
CC
DQ28
DQ29
DQ30
DQ31
V
SS
CLK2
NC
NC
** SDA
** SCL
V
CC
针
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
后
V
SS
DQ32
DQ33
DQ34
DQ35
V
CC
DQ36
DQ37
DQ38
DQ39
DQ40
V
SS
DQ41
DQ42
DQ43
DQ44
DQ45
V
CC
DQ46
DQ47
*CB4
*CB5
V
SS
NC
NC
V
CC
CAS #
DQM4
针
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
后
DQM5
CS1#
RAS #
V
SS
A1
A3
A5
A7
A9
BA0
A11
V
CC
CLK1
*A12
V
SS
CKE0
CS3#
DQM6
DQM7
*A13
V
CC
NC
NC
*CB6
*CB7
V
SS
DQ48
DQ49
针
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
后
DQ50
DQ51
V
CC
DQ52
NC
*V
REF
DNU
V
SS
DQ53
DQ54
DQ55
V
SS
DQ56
DQ57
DQ58
DQ59
V
CC
DQ60
DQ61
DQ62
DQ63
V
SS
CLK3
NC
**SA0
**SA1
**SA2
V
CC
引脚名称
A0 – A11
BA0-BA1
DQ0-63
CLK0-CLK3
CKE0,CKE1
CS0#-CS3#
RAS #
CAS #
WE#
DQM0-7
V
CC
V
SS
SDA
SCL
DNU
NC
WP
地址输入(复用)
选择银行
数据输入/输出
时钟输入
时钟使能输入
片选输入
行地址选通
列地址选通
写使能
DQM
电源( 3.3V )
地
串行数据I / O
串行时钟
不要使用
无连接
写保护
*这些引脚没有这个模块中使用。
**这些引脚应该是数控系统
不支持SPD 。
2002年8月
第2版
1
怀特电子设计公司• ( 602 ) 437-1520 •www.wedc.com