怀特电子设计
SDRAM交流特性
参数
时钟周期时间（ 1）
CL = 3
CL = 2
符号
t
CC
t
CC
t
SAC
t
OH
t
CH
t
CL
t
SS
t
SH
t
SLZ
t
SHZ
t
RRD
t
RCD
t
RP
t
RAS
t
RC
t
RFC
t
CDL
t
RDL
t
BDL
t
CCD
133MHz
民
7
7.5
3
2.5
3
2
1
1.0
7
15
15
20
50
60
70
1
1
1
1.5
2
1
20
20
20
50
70
70
1
1
1
1.5
2
2
最大
1000
1000
5.4
125MHz
民
8
10
3
3
3
2
1
1.0
7
20
20
24
60
80
80
1
1
1
1.5
2
1
最大
1000
1000
6
WED3DL328V
100MHz
民
10
12
3
3
3
2
1
1.0
8
最大
1000
1000
7
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
CK
CK
CK
CK
ea
时钟到有效输出延迟（ 1,2 ）
输出数据保持时间（ 2 ）
时钟高脉冲宽度（ 3 ）
时钟低脉冲宽度（ 3 ）
输入建立时间（ 3 ）
输入保持时间（ 3 ）
CK输出低电平-Z （ 2 ）
CK到输出高阻
行有效至行主动延迟（ 4 ）
RAS ＃到CAS ＃延迟（ 4 ）
行预充电时间（4）
行活动时间（4）
行周期时间 - 操作（ 4 ）
行周期时间 - 自动刷新（ 4,8）
最终数据以新列地址的延迟（ 5 ）
在最后的数据以行预充电（ 5 ）
在最后的数据以突发停止（ 5 ）
列地址到列地址的延迟（ 6 ）
有效OutputData的数目（7）
120,000
120,000
120,000
注意事项：
1.
参数取决于编程CAS ＃延迟。
2.
如果时钟上升时间小于1ns的长（T
上升
/ 2 -0.5）纳秒应该被添加到该参数。
3.
假设输入的上升和下降时间= 1ns的。如果TRISE TFALL都大于1ns的时间更长。 [ （叔
上升
= t
秋天
）/ 2] - 1纳秒应该被添加到该参数。
4.
时钟周期需要被detemined的最小数目除以时钟周期的时间，然后需要的最短时间
上舍入到下一个较高的整数。
5.
最小延迟才能完成写操作。
6.
所有器件允许每个周期的列地址的变化。
7.
如果是行预充电中断，自动预充电和读突发停止。
8.
一个新的命令，可给予自刷新退出后trfc 。
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
2002年6月，
第1版
6
怀特电子设计公司• （ 602 ） 437-1520 •www.wedc.com
WEDC [ WHITE ELECTRONIC DESIGNS CORPORATION ]
