怀特电子设计
WED3EG7218S-JD3
初步
DDR SDRAM组件电气特性和
建议使用的工作条件
DDR400 ： V
CC
= V
CCQ
= + 2.6V ± 0.1V ; DDR333 ， 266 ， 200 ： V
CC
= V
CCQ
= +2.5V ± 0.2V
AC特性
参数
DQS从CK ， CK ＃访问窗口
CK高电平宽度
CK低电平宽度
时钟周期时间
CL=3
CL=2.5
CL=2
DQ和DM输入保持相对DQS时间
DQ和DM输入建立时间相对于DQS
DQ和DM输入脉冲宽度（每个输入）
DQS从CK ， CK ＃访问窗口
DQS输入高电平脉冲宽度
DQS输入低脉冲宽度
DQS -DQ歪斜， DQS到最后的DQ有效，每个基团，
每次访问
写命令
fi
第一个DQS闭锁过渡
DQS下降沿到CK上升 - 建立时间
DQS从CK瑞星下降沿 - 保持时间
半个时钟周期
从CK ， CK ＃数据输出高阻抗窗口
从CK ， CK ＃数据输出低阻抗窗口
地址和控制输入保持时间（快速压摆率）
地址和控制输入设置时间（快速压摆率）
地址和控制输入保持时间（慢摆率）
地址和控制输入设置时间（慢摆率）
地址和控制输入脉冲宽度（每个输入）
加载模式寄存器命令周期时间
DQ- DQS持有， DQS到
fi
第一个DQ去非有效，每
ACCESS
数据保持倾斜因子
至预充电命令
主动阅读与自动预充电命令
主动对主动/自动刷新命令期
自动刷新命令期
符号
t
AC
t
CH
t
CL
t
CK
(3)
t
CK
(2.5)
t
CK
(2)
t
DH
t
DS
t
DIPW
t
DQSCK
t
DQSH
t
DQSL
t
DQSQ
t
DQSS
t
DSS
t
DSH
t
HP
t
HZ
t
LZ
t
IHF
t
ISF
t
IHS
t
国际空间站
t
IPW
t
MRD
t
QH
t
QHS
t
RAS
t
RAP
t
RC
t
RFC
40
15
55
70
-0.70
0.60
0.60
0.60
0.60
2.2
10
t
HP
-t
QHS
0.50
70,000
42
15
60
72
0.72
0.2
0.2
t
CH
, t
CL
+0.70
-0.70
0.75
0.75
0.80
0.80
2.2
12
t
HP
-t
QHS
0.55
70,000
40
15
60
75
民
-0.70
0.45
0.45
5
6
7.5
0.40
0.40
1.75
-0.60
0.35
0.35
0.40
1.28
0.75
0.2
0.2
t
CH
, t
CL
+0.70
-0.75
0.90
0.90
1
1
2.2
15
t
HP
-t
QHS
0.75
120,000
45
20
65
75
+0.60
403
最大
+0.70
0.55
0.55
7.5
13
13
6
7.5
0.45
0.45
1.75
-0.60
0.35
0.35
0.45
1.25
0.75
0.2
0.2
t
CH
, t
CL
+0.75
-0.75
0.90
0.90
1
1
2.2
15
t
HP
-t
QHS
0.75
120,000
+0.60
13
13
7.5
7.5
0.5
0.5
1.75
-0.75
0.35
0.35
0.5
1.25
0.75
0.2
0.2
t
CH
, t
CL
+0.75
+0.75
13
13
7.5
10
0.5
0.5
1.75
-0.75
0.35
0.35
0.5
1.25
+0.75
13
13
民
-0.70
0.45
0.45
335
最大
+0.70
0.55
0.55
262/265
民
-0.75
0.45
0.45
最大
+0.75
0.55
0.55
民
-0.75
0.45
0.45
202
最大
+0.75
0.55
0.55
单位
ns
t
CK
t
CK
ns
ns
ns
ns
ns
ns
ns
t
CK
t
CK
ns
t
CK
t
CK
t
CK
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
21
15
13,14
18
8,19
8,20
6
6
6
6
13,14
16
16
22
22
22
14,17
14,17
17
笔记
2006年6月
第2版
7
怀特电子设计公司• （ 602 ） 437-1520 •www.wedc.com
WEDC [ WHITE ELECTRONIC DESIGNS CORPORATION ]
