怀特电子设计
2M ×8位×4银行同步DRAM
特点
WED48S8030E
描述
该WED48S8030E为67,108,864位同步高
数据速率DRAM的组织为4× 2097152字× 8位。
同步设计允许与精确的周期控制
使用系统时钟，I / O事务处理可在每
时钟周期。工作频率范围，可编程
脉冲串的长度和可编程延迟允许相同
装置可用于各种高带宽，高有用
高性能内存系统的应用程序。
可在一个54引脚TSOP II型封装
WED48S8030E测试在整个工业温度范围（ -
40℃到+ 85℃）提供坚固的主存储器解决方案
应用程序。
单3.3V电源
完全同步的时钟上升沿
时钟频率= 125 ， 100MHz的
SDRAM CAS ＃延迟= 2
突发操作
•连续或交替
•突发长度=可编程1,2,4,8或整页
•突发读取和写入
•多种突发读取和单写
数据屏蔽控制
自动刷新（ CBR）和自刷新
• 4096刷新整个64ms的周期
自动和控制预充电命令
挂起模式和掉电模式
工业温度范围
图。 1
引脚CON组fi guration
V
CC
DQ0
V
CCQ
NC
DQ1
V
SSQ
NC
DQ2
V
CCQ
NC
DQ3
V
SSQ
NC
V
CC
NC
WE＃
CAS ＃
RAS ＃
CE＃
BA0
BA1
A10/AP
A0
A1
A2
A3
V
CC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
V
SS
DQ7
V
SSQ
NC
DQ6
V
CCQ
NC
DQ5
V
SSQ
NC
DQ4
V
CCQ
NC
V
SS
NC / RFU
DQM
CK
CKE
NC
A11
A9
A8
A7
A6
A5
A4
V
SS
引脚说明
A
0-11
BA
0
， BA
1
CE＃
WE＃
CK
CKE
DQ
0-7
DQM
RAS ＃
CAS ＃
V
CC
V
CCQ
V
SS
V
SSQ
NC
地址输入
银行选择地址
芯片选择
写使能
时钟输入
时钟使能
数据输入/输出
数据输入/输出面膜
行地址选通
列地址选通
电源（ 3.3V ）
数据输出功率
地
数据输出地
无连接
接线端子
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
2002年2月，
第2版
1
怀特电子设计公司• （ 602 ） 437-1520 •www.wedc.com
（ TOP VIEW ）
WEDC [ WHITE ELECTRONIC DESIGNS CORPORATION ]
