怀特电子设计
SDRAM交流特性
125MHz
参数
时钟周期时间（ 1）
时钟到有效输出延迟（ 1,2 ）
输出数据保持时间（ 2 ）
时钟高脉冲宽度（ 3 ）
时钟低脉冲宽度（ 3 ）
输入建立时间（ 3 ）
输入保持时间（ 3 ）
CK＃输出低电平-Z （ 2 ）
CK＃到输出高阻
行有效至行主动延迟（ 4 ）
RAS ＃到CAS ＃延迟（ 4 ）
行预充电时间（4）
行活动时间（4）
行周期时间 - 操作（ 4 ）
行周期时间 - 自动刷新（ 4,8）
最终数据以新列地址的延迟（ 5 ）
在最后的数据以行预充电（ 5 ）
在最后的数据以突发停止（ 5 ）
列地址到列地址的延迟（ 6 ）
的有效输出数据数（ 7 ）
CL = 3
CL = 2
符号
t
CC
t
CC
t
SAC
t
OH
t
CH
t
CL
t
SS
t
SH
t
SLZ
t
SHZ
t
RRD
t
RCD
t
RP
t
RAS
t
RC
t
RFC
t
CDL
t
RDL
t
BDL
t
CCD
20
20
20
50
70
70
1
1
1
1.5
2
1
10,000
3
3
3
2
1
2
7
20
20
20
50
80
80
1
1
1
1.5
2
2
10,000
民
8
10
最大
1000
1000
6
3
3
3
2
1
2
7
WED9LC6816V
（VCC = 3.3V -5 ％ / + 10 ％，除非另有说明; 0 ℃，
Ta
70 ° C，商业; -40°C
TA 85°C ，工业）
100MHz
民
10
12
最大
1000
1000
7
3
3
3
2
1
2
8
24
24
24
60
90
90
1
1
1
1.5
2
1
10,000
12
15
83MHz
民
最大
1000
1000
8
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
CK ＃
CK ＃
CK ＃
CK ＃
ea
注意事项：
1.参数取决于编程CAS延迟。
2.如果时钟上升时间长于1ns的（TRISE / 2 -0.5）纳秒应该被添加到该参数。
3.假设输入的上升和下降时间为1ns的。如果TRISE TFALL都大于1ns的时间更长。 [ （TRISE = TFALL ）/ 2] - 1纳秒应该被添加到该参数。
4.所需的时钟周期的最小数目除以时钟周期时间需要的最短时间，然后向上舍入到下一个较高的整数detemined 。
5.最低的延迟才能完成写操作。
6.所有设备允许每个周期的列地址的变化。
7.如遇行预充电中断，自动预充电和读取突发停止。
8.新的命令，可给予吨
RFC
后自刷新退出。
跟工厂订购信息。
怀特电子设计公司保留更改产品或特定网络阳离子，恕不另行通知。
2003年9月，
第1版
8
怀特电子设计公司• （ 602 ） 437-1520 •www.wedc.com
WEDC [ WHITE ELECTRONIC DESIGNS CORPORATION ]
